位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第0页 > MPC8533CHXAAJB > MPC8533CHXAAJB PDF资料 > MPC8533CHXAAJB PDF资料1第11页
电气特性
图2
示出了下冲和过冲电压的MPC8533E的接口。
B / G / L / OV
DD
+ 20%
B / G / L / OV
DD
+ 5%
V
IH
B / G / L / OV
DD
GND
GND - 0.3 V
V
IL
GND - 0.7 V
不超过10 ％
的t
CLOCK1
注意事项：
1. t
时钟
是指与相应的接口相关联的时钟周期：
对于我
2
C和JTAG ，T
时钟
引用SYSCLK 。
对于DDR ，T
时钟
引用MCLK 。
对于eTSEC ，T
时钟
引用EC_GTX_CLK125 。
对于LBIU ，T
时钟
引用LCLK 。
对于PCI ，T
时钟
引用PCI_CLK或系统时钟。
2.请注意，以允许在PCI过冲（如上规定） ，所述装置
不完全符合AC最大额定值和设备保护
中的第4.2.2.3指引概述
2.2 PCI本地总线规范。
图2.过冲/下冲电压为GV
DD
/ OV
DD
/ LV
DD
/ BV
DD
/ TV
DD
核心电压必须在标称1.0V，可提供（见
表2
实际推荐的核心
电压）。电压处理器接口的I / O都通过电源引脚，并且必须单独成套提供
在所示的电压被提供
表2中。
输入电压阈值标尺相对于所述
相关的I / O电源电压。 OV
DD
和LV
DD
基于接收器是简单的CMOS I / O电路和满足
适当的LVCMOS类型规范。在DDR2 SDRAM接口采用了单端差分
接收机引用的外部提供的MV
REF
信号（通常设定为GV
DD
/ 2 ），为适合于
在SSTL2电气信号标准。
MPC8533E的PowerQUICC III集成处理器的硬件规格，第3版
飞思卡尔半导体公司
11
