位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第0页 > MPC8533CHXAAJB > MPC8533CHXAAJB PDF资料 > MPC8533CHXAAJB PDF资料1第102页
系统设计信息
I
s
=饱和电流
V
d
=电压的二极管
V
f
=电压正向偏置
V
H
=二极管的电压，而我
H
是流
V
L
=二极管的电压，而我
L
是流
I
H
=较大的二极管偏置电流
I
L
=更小的二极管偏置电流
Q =电荷的电子（ 1.6
×
10
–19
C)
N =理想因子（通常为1.0 ）
K =波尔兹曼常数（ 1.38
×
10
–23
焦耳/ K）的
T =温度（开尔文）
I的比值
H
到我
L
通常选择为10： 1 。上述简化为以下：
V
H
– V
L
= 1.986
×
10
–4
×
nT
解为T，则方程变为：
NT =
V
H
– V
L
1.986
×
10
–4
21系统设计信息
本节提供了成功应用电气和热设计建议
MPC8533E.
21.1
系统时钟
该装置包括六个锁相环：
该平台PLL从外部提供的系统时钟输入该平台的时钟。该
使用平台的PLL比被选择的平台和系统时钟之间的频率比
配置位中所描述
第19.2节， “建行/系统时钟PLL比例。 ”
该e500内核PLL生成内核时钟作为从站到平台的时钟。频率比
的e500内核的时钟和平台之间的时钟使用PLL E500比选择
配置位中所描述
第19.3节， “ e500内核PLL比率。 ”
在PCI PLL生成的时钟为PCI总线。
本地总线PLL产生的时钟局部总线。
有两个PLL的串行解串器模块。
21.2
PLL电源滤波
上面列出的每个锁相环的是通过独立的电源引脚设置有电源
（ AV
DD
_PLAT ， AV
DD
_Core ， AV
DD
_PCI ， AV
DD
_LBIU和AV
DD
_SRDS ，分别）。该AV
DD
MPC8533E的PowerQUICC III集成处理器的硬件规格，第3版
102
飞思卡尔半导体公司
