A1
L
(1)
L
H
H
X
(2)
X
A0
L
H
L
H
X
X
LOADDACS
L
L
L
L
H
X
RESET
H
H
H
H
H
L
选
DAC
注册
A
B
C
D
无
所有
态的
选
DAC
注册
透明
透明
透明
透明
（所有的闭锁）
RESET
(3)
注意， CS和CLK相结合，与一个或门和
输出控制串行 - 并行移位寄存器间
纳尔到DAC7614 （见前面的框图
这个数据表） 。这两个输入都是完全互
多变。此外，必须小心使用的状态
CLK当CS上升在串行传输的结束。如果CLK为
LOW当CS上升时，或门会提供一个上升沿
到移位寄存器，移位的内部数据的一个附加
位。其结果将是不正确的数据和可能的选择的
错误的DAC 。
如果CS和CLK被使用，则CS应只有当上升
CLK为高。如果没有，那么无论是CS或CLK可以用于
操作的移位寄存器。请参阅表三的更多信息。
数字输入的码
注： （ 1 ） L =逻辑低电平。 （ 2 ） X =无关。 （ 3 ）重置要么000H或
800
H
，每RESETSEL状态（ LOW = 000
H
， HIGH = 800
H
） 。当RESET
上升时，所有的寄存器都在他们锁定的状态下保持了复位值。
表II 。控制逻辑真值表。
CS
(1)
H
(2)
L
(4)
L
↑
H
(6)
H
(6)
CLK
(1)
X
(3)
L
↑
(5)
L
X
X
LOADDACS
H
H
H
H
L
(7)
H
RESET
H
H
H
H
H
L
(8)
串行移位寄存器
没有变化
没有变化
先进的一号位
先进的一号位
没有变化
没有变化
该DAC7614的输入数据为标准二进制格式。该
输出电压由下式给出以下等式：
V
OUT
= V
REFL
+
(V
REFH
– V
REFL
) N
4096
注：（1） CS和CLK是可互换的。 （2） ，H =逻辑高电平。 （3） X =
不在乎。 （ 4 ） L =逻辑低电平（ 5 ） =正逻辑转换。 （ 6）高
值建议，为了避免“虚假时钟”，从前进的移
登记和改变移位寄存器。 （ 7 ）如果将数据移入串行
寄存器中，而LOADDACS为低，所选择的DAC寄存器将改变
移位寄存器位的“流”，通过A1和A0 。这将损坏的数据
已被错误地选择每个DAC寄存器。 （ 8 ）复位低
导致在串行移位寄存器的内容没有变化。
其中N是数字输入码（十进制） 。这个等式
不包括偏移（零刻度）的效果或增益
（满量程）的错误。
表III 。串行移位寄存器真值表。
11
DAC7614
