CDCE906
www.ti.com
SCAS814H - 2005年11月 - 修订2007年12月
可编程3 -PLL时钟合成器/乘法器/除法器
1
特点
高性能3 ： 6基于PLL的时钟
合成器/乘法器/除法器
用户可编程的PLL频率
EEPROM编程，而无需
适用于高电压编程
通过SMBus数据易于在电路编程
接口
宽PLL分频比允许0 ppm的输出
时钟误差
产生精确的视频（ 27 MHz或54 MHz的）
和音频系统时钟来自多个
采样频率（F
S
= 16, 22.05, 24, 32,
44.1 ， 48 ， 96千赫）
时钟输入接受水晶或
单端LVCMOS或差分输入
信号
接受晶振频率为8 MHz到
54兆赫
接受LVCMOS或差分输入
频率高达167 MHz的
两个可编程控制输入[ S0 / S1 ，
A0 / A1 ]为用户定义的控制信号
六LVCMOS输出，输出频率
高达167 MHz的
LVCMOS输出可以设置为
互补信号
通过自由选择的输出频率
可编程输出开关矩阵[ 6×6 ]
包括7位后分频器每路输出
PLL环路滤波器元件集成
低周期抖动（典型值60 PS）
特点扩频时钟（ SSC ）的
降低系统EMI
可编程传播中心SSC调制
（ ±0.1％ ， ± 0.25％ ，和± 0.4％）用平均数相
等于所述非调制的相位
频率
2
可编程向下传播SSC调制
（ 1％，1.5 ％，2％和3％ ）
可编程输出摆率控制
（ SRC ），用于降低系统的EMI
3.3 -V设备电源
商业级温度范围0 ° C至70℃
为了方便开发和编程工具包
PLL设计和编程
（ TI临钟 ）
采用20引脚TSSOP
端子分配
PW包
（ TOP VIEW ）
S0/A0/CLK_SEL
S1/A1
V
CC
GND
CLK_IN0
CLK_IN1
V
CC
GND
SDATA
SCLOCK
20
1
19
2
18
3
4
17
TSSOP 20
16
5
间距0.65毫米
6
15
6.6 x 6.6
7
14
8
13
12
9
10
11
Y5
Y4
V
CCOUT2
GND
Y3
Y2
V
CCOUT1
GND
Y1
Y0
描述
该CDCE906是体积最小，功能强大的
PLL合成器/乘法器/除法器上市。
尽管它的小身体轮廓，将CDCE906是
灵活的。它必须产生一个几乎与能力
从一个给定的输入无关的输出频率
频率。
输入频率可以从LVCMOS得到，
差分输入时钟信号，或一个单一的晶体。该
适当的输入波形可通过选择
SMBus数据接口控制器。
1
2
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
亲时钟是德州仪器的商标。
版权所有2005-2007 ，德州仪器
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
