EDE1104AFSE ， EDE1108AFSE
行激活命令[ ACT ]
由持有/ CAS发行的银行激活命令和/ WE高配/ CS和/ RAS低处的上升沿
时钟。的存储体地址BA0 ， BA1和BA2被用于选择所需的银行。通过行地址A0
A13被用来确定在选定的行来激活该行。该行激活命令必须适用
任何读或写操作可以被执行之前。随即该行激活命令，在DDR2 SDRAM后，
可以接受的读或写命令对以下时钟周期。如果一个R / W命令发出到一个银行具有
不满足的tRCD （分钟）规范，那么附加延迟必须被编程到器件延迟时
的R / W命令在内部发出给该设备。添加剂延时值必须选择以保证tRCD的
（分钟）的关系。为0 ， 1，2， 3和4附加延迟被支持。一旦银行已经被激活它必须是
预充电之前另一个银行激活命令可以被应用到相同的组。该行积极
预充电时间被定义为tRAS的和tRP的分别。连续行之间的最小时间间隔
激活命令到同一存储区由存储装置（ TRC）中，在/ RAS的周期时间，它等于确定
tRAS的+ tRP的。连续银行激活之间的最小时间间隔命令到不同的存储体是
由（ TRRD ）测定。
为了确保8银行设备不超过4组瞬时电流供给能力
设备，就可以发出必须遵循的顺序的ACT命令的数量的限制。规则是
如下：
注： 8银行设备顺序银行激活限制：不超过4银行可能会以滚动的激活
tFAW窗口。转换时钟通过将tFAW （ NS ）通过TCK （ NS ），并四舍五入到下完成的
整数值。作为滚动窗口的一个例子，如果（ tFAW / TCK）向上舍入到10个时钟周期，并且发送激活
命令在时钟发出的，不超过三个进一步的激活命令，可以在时钟的N + 1发出
通过N + 9 。
/ CK
CK
命令
法案
发布
读
法案
发布
读
PRE
PRE
法案
T0
T1
T2
T3
Tn
Tn+1
Tn+2
Tn+3
的tRCD （分钟）
地址
ROW ： 0
COL ： 0
ROW ： 1
TCCD
COL ： 1
ROW ： 0
附加延迟（ AL ）
TRRD
tRAS的
BANK0开始阅读
激进党
TRC
Bank0
活跃
Bank1
活跃
Bank0
预充电
Bank1
预充电
Bank0
活跃
行激活命令周期（ tRCD的= 3 ， AL = 2 ，激进党= 3 ， TRRD = 2 ， TCCD = 2 ）
数据表E1390E30 （版本3.0 ）
49
