页寄存器
PSD8XXFX
13
页寄存器
8位页寄存器达的因子增加了MCU的寻址能力
寄存器256的内容，也可以由MCU读出。页面的输出
寄存器（ PGR0 - PGR7 ）是输入到DPLD解码器，并且可以包括在扇区
选择（ FS0 - FS7 ， CSBOOT0 - CSBOOT3 ）和SRAM选择（ RS0 ）方程。
如果不需要内存分页，或者如果不被需要的存储器中的所有8页寄存器中的位
寻呼，那么这些比特可以在CPLD一般逻辑使用。请参阅应用笔记
AN1154.
图11
显示页面寄存器。的八个触发器中的寄存器被连接到
内部数据总线D0-D7 。 MCU可以写入或从页面寄存器读出。页面
寄存器地址位置CSIOP + E0H访问。
图11.页寄存器
RESET
D0
D1
D0 - D7
D2
D3
D4
D5
D6
读/写
D7
Q0
Q1
Q2
Q3
Q4
Q5
PGR0
PGR1
PGR2
PGR3
PGR4
PGR5
PGR6
DPLD
和
CPLD
国内
SELECTS
逻辑
Q6
PGR7
Q7
页面
注册
PLD
AI02871B
46/128
文档编号7833版本7
