恩智浦半导体
LPC1759/58/56/54/52/51
32位ARM Cortex -M3微控制器
7.功能描述
7.1体系结构概述
在ARM Cortex- M3包括三个AHB -精简版公交车：系统总线的I- code总线，并
在D- code总线（见
图1）。
在I-码和D码芯公共汽车比快
系统总线和被类似地用于紧耦合存储器（ TCM）接口：一个总线
专用的取指令（ I-码）和一个总线进行数据存取（D码） 。利用
二芯总线允许同时操作，如果并发操作的目标不同
设备。
的LPC1759 / 56分之58 / 54 /五十一分之五十二使用的多层AHB矩阵连接的ARM
Cortex-M3的公交车和其他公交车大师外设灵活地优化
通过允许外设在不同的奴隶矩阵的端口是性能
通过不同的总线主设备同时访问。
7.2 ARM Cortex-M3处理器
在ARM Cortex- M3是一个通用的32位微处理器，它提供了高
性能和非常低的功率消耗。在ARM Cortex- M3提供了许多新的
功能，包括Thumb-2指令集，低中断延迟，硬件除法器，
可中断/可持续多种装载和存储指令，自动状态保存和
为恢复中断，紧密集成的中断控制器唤醒中断控制器，
和多芯总线能够同时访问的。
管道技术的采用，使得处理和存储系统的所有部分
可以连续地操作。通常，当一个指令被执行时，其后继
被解码，而第三指令被从存储器中取出。
在ARM Cortex-M3处理器进行了详细的Cortex-M3的技术说明
参考手册，可以对网络CIAL ARM的网站上找到。
7.3片内Flash程序存储器
该LPC1759 / 56分之58 / 54 /五十一分之五十二含有高达512 KB的片上闪存。新
双端口加速卡最大化性能的两个快速AHB-精简版使用
巴士。
7.4片上SRAM
该LPC1759 / 56分之58 / 54 /五十一分之五十二包含总额高达64kB的片内静态RAM存储器。
这包括主32/16/8 KB的SRAM ，通过在CPU和DMA控制器访问
更高速的总线，并且最多两个附加16kB的每个SRAM坐落在一个块
在AHB多层矩阵单独的从端口。
这个架构允许CPU和DMA访问将被扩展到三个单独的RAM
可同时被访问。
7.5存储器保护单元（ MPU ）
的LPC1759 / 58 / 54分之56 / 52/ 51具有一个存储器保护单元（MPU ），它可以用来
由用户内保护重要的数据，以提高嵌入式系统的可靠性
应用程序。
LPC1759_58_56_54_52_51_4
NXP B.V. 2010保留所有权利。
产品数据表
版本04 - 2010年1月26日
13 64
