位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第0页 > TMS320C6746ZCEA3 > TMS320C6746ZCEA3 PDF资料 > TMS320C6746ZCEA3 PDF资料1第40页
TMS320C6746固定/浮点DSP
SPRS591 - 2009年6月
www.ti.com
16年3月8日通用串行总线模块（ USB0 ）
表3-19 。通用串行总线（ USB ）端子功能
信号
名字
USB0_DM
USB0_DP
USB0_VDDA33
USB0_ID
USB0_VBUS
USB0_DRVVBUS
AHCLKX /
USB_REFCLKIN
/ UART1_CTS /
GP0[10]
USB0_VDDA18
USB0_VDDA12
USB_CVDD
(1)
号
M18
M19
N18
P16
N19
K18
A3
N14
N17
M12
TYPE
(1)
拉
(2)
动力
组
(3)
描述
USB0 2.0 OTG （ USB0 ）
A
A
PWR
A
A
0
I
PWR
PWR
PWR
—
—
—
—
—
—
CP[0]
—
—
—
—
—
—
—
—
B
A
—
—
—
USB0 PHY数据负
USB0 PHY数据加
USB0 PHY 3.3 V电源
USB0 PHY鉴定
（微型A或微型B插头）
USB0母线电压
USB0控制器VBUS控制输出。
USB_REFCLKIN 。可选的时钟输入
USB0 PHY 1.8 V电源输入
USB0 PHY 1.2 -V LDO输出旁路电容
USB0核心逻辑1.2 V电源输入
产品预览
(2)
(3)
I =输入， O =输出， I / O =双向，Z =高阻抗， PWR =电源电压， GND =接地，A =模拟信号。
注意：
所示的销型指的引脚功能的输入，输出或高阻抗状态时，配置为在信号名
以粗体突出显示。所有复用信号可能进入高阻抗状态，当配置的功能仅为输入或配置的
功能支持高Z操作。所有GPIO信号可以被用作输入或输出。对于复用引脚功能的地方有不同的
类型（即，输入与输出） ，本表反映的是特定的外设引脚功能方向发展。
IPD =内部下拉电阻; IPU =内部上拉电阻; CP [ N] =可配置的上拉/下拉（其中
n
是针组）使用
在PUPDENA和PUPDSEL寄存器中的系统模块。上拉这些引脚和下拉控件处于非活动状态，直到
器件退出复位状态。在复位期间，所有与这些寄存器相关的引脚弱上拉了下来。如果应用程序需要
拉，一个外部上拉都可以使用。
这个信号是一个双电压IO组（A ， B或C ）的一部分。这些组可以在3.3V或1.8V标称操作。三组可以
在独立的电压进行操作，但所有引脚withina组将在相同的电压下工作。一组工作时的电压
电源DVDD3318_A 。 B组工作在电源DVDD3318_B的电压。 C组在工作电源电压
供应DVDD3318_C 。
40
设备概述
提交文档反馈
