DAC8728
www.ti.com
SBAS466A - 2009年6月 - 修订2009年11月
(2) (3) (4) (5)
时序特性
(1)
在-40 ° C至+ 105 ° C， DV
DD
= + 5V至+ 5.5V和IOV
DD
= + 5V，除非另有说明。
参数
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
9
t
10
t
11
t
12
t
13
t
14
t
15
t
16
t
17
t
18
t
19
t
20
t
21
(1)
(2)
(3)
(4)
(5)
CS宽度为写操作
从读/写延迟下降沿到CS下降沿
延迟从CS上升沿到R / W的上升沿
从地址有效延迟到CS下降沿
延迟从CS上升沿到地址变更
从数据有效延迟到CS上升沿
延迟从CS上升到数据的变化
CS宽度为读操作
从读/写延迟上升沿到CS下降沿
延迟从CS上升沿到R / W下降沿
从地址有效延迟到CS下降沿
延迟从CS上升到地址变更
延迟从CS下降沿到数据有效
延迟从CS上升到数据总线关闭（高阻）
延迟从CS上升沿到LDAC下降沿
LDAC脉冲宽度
延迟从LDAC上升沿到下一个CS上升沿
从BUSY上升沿到下一个LDAC下降沿延迟
延迟从CS上升沿到下一个LDAC下降沿
延迟从CS上升沿到BUSY下降沿
延迟从LDAC下降沿到BUSY上升沿
50
2
0
10
20
0
30
20
民
15
2
2
0
0
15
5
30
2
2
0
0
25
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
按设计规定;未经生产测试。
样品在最初发布之后的任何可能影响这些参数的重新设计或流程变更进行测试。
所有的数字输入信号的上升和下降时间为3ns 。
所有数字输出的上升和下降时间为3ns一个10pF的电容负载。
以连续写入相同的地址，必须有一个最小的CS上升沿之间为30ns的。
版权所有 2009年，德州仪器
提交文档反馈
产品文件夹链接（ S） ：
DAC8728
13
