AD7195
输出数据速率等于
f
ADC
= 1/t
SETTLE
=
f
CLK
/(3 × 1024 ×
FS [9： 0]）的
其中：
f
ADC
为输出数据速率。
f
CLK
是主时钟（ 4.92 MHz的标称值） 。
FS [9 ：0]
是FS9位的小数相当于FS0位中
模式寄存器。
当模拟输入是恒定的或信道改变时，
有效的转化率可在一个恒定的输出数据速率。
当正在对一个单一通道中进行转换，并
阶跃变化发生在模拟输入， ADC的继续
输出完全建立的转换，如果阶跃变化是同步的
与转换过程。如果该步骤的变化是异步的，
一个转换是从ADC输出是不完全
解决（参见图35）。
类似物
输入
十分
安定
ADC
产量
SINC
3
50赫兹/ 60 Hz抑制
图36示出了正弦内的频率响应
3
当过滤器
FS [9： 0 ]设置为96 ，主时钟等于4.92兆赫。该
输出数据速率等于50赫兹时零延迟被禁用
和16.7赫兹时零延迟启用。正弦
3
过滤器提供
50赫兹± 1 Hz抑制95 dB（最小值）为一个稳定的主时钟。
0
–10
–20
–30
滤波器增益（分贝）
–40
–50
–60
–70
–80
–90
–100
–110
–120
0
25
50
75
100
125
150
频率（Hz）
08771-048
08771-049
08771-047
图36. SINC滤波器响应（ FS [ 9 ： 0 ] = 96 ）
3
1/
f
ADC
图35. Sinc函数零延迟操作
3
表32提供的输出数据速率和corres-例子
积水FS值。
表32.输出数据速率和范例
相应的稳定时间（零延迟）
FS [9 ：0]
480
96
80
输出数据频率（Hz ）
3.3
16.7
20
稳定时间（毫秒）
300
60
50
当FS [ 9 ： 0 ]设置为80 ，主时钟等于
4.92兆赫， 60 Hz抑制来实现（参见图37）。该
输出数据速率等于60赫兹时零延迟被禁用
20赫兹时零延迟启用。正弦
3
过滤器
抑制95 dB（最小值） ，在60赫兹±1赫兹，假设一个稳定
主时钟。
0
–10
–20
–30
滤波器增益（分贝）
–40
–50
–60
–70
–80
–90
–100
–110
–120
0
30
60
90
120
150
频率（Hz）
图37. SINC滤波器响应（ FS [ 9 ： 0 ] = 80 ）
3
第0版|第37页44
