DAC8718
SBAS467A - 2009年5月 - 修订2009年12月
www.ti.com
引脚说明（续）
针
名字
DV
DD
DGND
DGND
GPIO-1
GPIO-0
AV
SS
V
OUT
-7
OFFSET -B
AGND -B
AGND -B
V
OUT
-6
V
OUT
-5
REF -B
V
OUT
-4
AIN-1
AV
DD
USB / BTC
PIN号
QFN-48
17
20
22
23
24
26
27
28
29
30
31
32
33
34
35
36
37
TQFP-64
24
25
28
29
30
37
38
39
40
41
42
43
44
45
46
48
50
I / O
I
I
I
I / O
I / O
I
O
O
I
I
O
O
I
O
I
I
I
数字电源
数字地
数字地
通用数字输入/输出1。该引脚是一个双向数字量输入/输出，开漏
需要一个外部电阻。见
GPIO引脚
一节。
通用数字输入/输出0，该引脚是一个双向数字量输入/输出，开漏
需要一个外部电阻。见
GPIO引脚
一节。
负模拟电源
DAC- 7的输出
偏移DAC -B的模拟输出。单电源工作时必须连接到AGND -B
（ AV
SS
= 0V).
B组
(1)
模拟地和REF -B的理由。该引脚必须连接到AGND -A和DGND 。
B组的模拟地和REF -B的理由。该引脚必须连接到AGND -A和DGND 。
DAC- 6的输出
DAC- 5的输出
B组参考输入
DAC- 4输出
辅助模拟输入1 ，直接路由到模拟复用器
正模拟电源
数据格式选择DAC的输入数据和失调DAC数据。数据是直接二进制格式
当连接到DGND或二进制补码格式，当连接到IOV
DD
。命令
数据总是直的二进制格式。请参阅
输入数据格式
一节。
输出复位选择。选择在V输出电压
OUT
引脚上电后或硬件复位。
参阅
上电复位
一节。
数字地
电源接口
数字电源
SPI总线的串行时钟输入
SPI总线片选输入（低电平有效） 。数据不同步进入SDI ，除非CS为低电平。当CS为
高， SDO是在高阻抗状态，并在SCLK和SDI信号被从设备被阻止。
SPI总线的串行数据输入
SPI总线的串行数据输出。
当DSDO位= “0”时，SDO引脚可以作为在正常运行的输出。
当DSDO位= ' 1 ' ， SDO始终处于高阻态，无论CS引脚的状态。请参阅
该
时序图
一节。
加载DAC锁存控制输入端（低电平有效） 。当LDAC为低电平时， DAC锁存器是透明的和
的DAC数据寄存器的内容传送到它。 DAC输出变化到
相应级别的同时，当DAC锁存器被更新。见
更新DAC
输出
一节。如果异步模式是理想的， LDAC必须永久连接到低电平
功率之前被施加到该设备。如果同步模式是理想的， LDAC必须是逻辑高
在上电。
唤醒输入（低电平有效） 。恢复SPI从睡眠状态到正常工作状态。见
菊花链
手术
一节。
描述
RSTSEL
DGND
IOV
DD
DV
DD
SCLK
CS
SDI
38
40
41
42
43
44
45
51
54
55
56
57
58
59
I
I
I
I
I
I
I
SDO
46
61
O
LDAC
47
62
I
唤醒
48
63
2, 13,
15-18, 22,
23, 26, 27,
31-36, 47,
49, 52, 53,
60, 64
I
NC
16, 18, 19,
21, 25, 39
—
没有连接
12
提交文档反馈
产品文件夹链接（ S） ：
DAC8718
版权所有 2009年，德州仪器
