初步
的PSoC
3 ： CY8C38系列数据表
逻辑或
逻辑XOR
独立的ALU操作，这些功能：
左移
右移
半字节交换
按位或面膜
7.2.2.3条件
每个数据路径有两个比较，并具有位掩码选项。
比较运算包括两个累加器和两个
的数据寄存器中的各种配置。其他条件
包括零检测，全一检测和溢出。这些条件
系统蒸发散是主要的数据路径输出，选择其中的可
被赶出来的UDB路由矩阵。有条件的计算
可以使用内置的链接到相邻UDB进行操作
更宽的数据宽度，而不需要使用布线资源。
7.2.2.4可变MSB
算术和移位功能的最显著位可以是
编程方式指定。这支持可变宽度CRC
和PRS功能，而且通过与ALU输出掩码相结合，
可实现任意宽度的定时器，计数器和移位模块。
7.2.2.5内置CRC / PRS
数据通路已经内置支持单周期循环冗
丹西校验（CRC）计算和伪随机
序列（ PRS ）的生成任意宽度和任意的
多项式。 CRC / PRS功能超过8位长可能方案需要
mented与PLD逻辑相结合，或内置链路可
使用功能延伸到相邻UDB 。
7.2.2.6输入/输出的FIFO
每个数据路径包含两个4字节深的FIFO ，它可以是
独立配置为输入缓冲区（系统总线写入
到FIFO ，数据路径内部读取FIFO） ，或一个输出
缓冲区（数据路径内部写入到FIFO ，系统总线读
从FIFO ） 。 FIFO能够生成状态是可选的
作为数据通路的输出，因此可以被驱动到路由，
与序列发生器，中断或DMA进行交互。
图7-9 。 FIFO配置示例
系统总线
系统总线
F0
F0
F1
D0/D1
A0/A1/ALU
A0/A1/ALU
A0/A1/ALU
D0
A0
D1
A1
F1
F0
F1
系统总线
TX / RX
系统总线
双重捕捉
双缓冲
7.2.2.7链接
数据路径可以被配置为条件和信号
如携带和转移与邻近数据通路数据
创造更高的精度运算，移位， CRC / PRS功能。
7.2.2.8时间复
在过采样，或者不需要高时钟应用
率，在数据路径中的单个ALU模块可以有效地
两组寄存器和状态发电机共享。携带
与来自ALU移出数据记录，并且可以是
选定为在随后的周期中输入。这提供支持
为在1 （ 8比特）的数据通路16位的功能。
7.2.2.9数据路径I / O
有六个输入和六个输出用于将数据路径连接到
该路由矩阵。从路由输入提供的组态
配给所述数据通路的操作在每个周期中执行，并
该串行数据输入端。输入可以来自其他UDB路由
块，其他的外设，器件I / O引脚，依此类推。该
输出到路由可以从生成的条件选择
系统蒸发散，和串行数据输出。输出可以被发送到其他
UDB模块，外设，中断和DMA控制器，
I / O管脚，等等。
7.2.3状态和控制模块
该电路的主要目的是协调的CPU
内部UDB操作的固件相互作用。
图7-10 。状态和控制寄存器
系统总线
8位状态寄存器
（只读）
8位控制寄存器
（写/读）
布线通道
文件编号： 001-11729修订版* I
第41页100
[+ ]反馈
