
AD5627R / AD5647R / AD5667R , AD5627 / AD5667
参数
t
12
条件
2
标准模式
快速模式
高速模式,C
B
= 100 pF的
高速模式,C
B
= 400 pF的
标准模式
快速模式
高速模式
标准模式
快速模式
高速模式
标准模式
快速模式
高速模式
快速模式
高速模式
民
最大
300
300
40
80
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
描述
t
整箱
,落入SCL信号的时间
t
13
t
14
10
20
10
10
10
300
300
30
20
20
20
0
0
LDAC脉冲宽度低
下降的9个边沿
th
到LDAC有效的写的最后一个字节的SCL时钟脉冲
下降沿
t
15
CLR脉冲宽度低
t
SP4
50
10
尖峰脉冲宽度抑制
1
2
参见图3,高速模式的时序规范仅适用于AD5627RBRMZ -2 / AD5627BRMZ - 2REEL7和AD5667RBRMZ -2 / AD5667BRMZ - 2REEL7 。
CB是指在总线上的电容。
3
SDA和SCL定时的测量条件使能输入端的过滤器。关断输入滤波器提高了传输速率,但对EMC性能有负面影响
零件。
4
输入在SCL和SDA输入滤波抑制噪声尖峰是小于50 ns的快速模式或10纳秒的高速模式。
t
11
SCL
t
12
t
2
t
6
t
4
t
1
t
3
t
5
t
10
t
6
t
8
t
9
SDA
t
7
P
S
S
t
14
t
13
P
LDAC *
*异步LDAC更新模式。
图3. 2线串行接口时序图
第0版|第32 7
06342-003
CLR
t
15