7.3
主时钟
主时钟是通过以下方法中的一个产生，这取决于在编程
APMC寄存器：
从32768赫兹的低功耗振荡器，时钟RTC
芯片上的主振荡器一起使用的PLL产生一个软件可编程的主
时钟在500 Hz至33 MHz范围内。主振荡器可以被旁路，以允许用户
输入的外部时钟信号。
主时钟（MCK ）也被提供作为该装置的引脚上输出MCKO ，其
状态由保护机构模块控制。
7.4
RESET
复位恢复的用户接口寄存器的默认状态（在用户接口中定义
每个外围设备） ，并强制ARM7TDMI执行下一条指令从地址取
零。除了程序计数器，在ARM7TDMI寄存器没有定义复位
状态。
7.4.1
NRST引脚
NRST是有源低电平输入。它是异步断言，但是从复位退出同步
内部的MCK 。在复位时， MCK的来源是慢时钟（ 32768赫兹晶体），并且
信号呈现在MCK必须是活动的规范内为最低的10个时钟
循环到NRST的上升沿，以确保正确的操作。
7.4.2
NTRST引脚
测试访问端口（ TAP ）复位功能是通过NTRST信号提供。
该NTRST控制引脚初始化选择TAP控制器。参与这一TAP控制器
复位是根据施加在JTAGSEL销之后的最后一个初始的逻辑状态来确定
有效的NRST 。
在任一边界扫描或ICE模式的复位可以由相同或不同的税务局局长进行
cuitry ，如图
图7-1
下文。但在所有情况下， NTRST像NRST信号，必须
之后每次上电时有效。 （见AT91M55800A电气表，爱特梅尔点燃° 1727 ，为
必需的最小脉冲断言时间）。
图7-1 。
单独或共同复位管理
RESET
调节器
nTRST信号
nTRST信号
RESET
调节器
NRST
RESET
调节器
NRST
AT91M55800A
(1)
AT91M55800A
(2)
注意事项：
1. NRST与NTRST处理在调试模式下的发展过程中。
2. NRST与NTRST生产过程中处理。
14
AT91M5880A
1745F–ATARM–06-Sep-07
