CS5529
引脚说明
负模拟电源
正模拟电源
差分模拟输入
差分模拟输入
逻辑输出（模拟）
逻辑输出（模拟）
逻辑输出（ DIGITAL ）
VA-
VA +
AIN +
1
2
3
4
5
6
7
20
19
18
17
16
15
14
VREF +
参考电压输入
VREF-
D3
参考电压输入
逻辑输出（ DIGITAL ）
逻辑输出（ DIGITAL ）
逻辑输出（ DIGITAL ）
串行数据输入
串行数据输出
AIN-
A0
A1
D0
CS
SCLK
XOUT
D2
D1
SDI
SDO
VD +
DGND
XIN
芯片选择
串行时钟输入
水晶退房
8
9
10
13
12
11
正数字电源
数字地
水晶
时钟发生器
XIN ; XOUT - 晶体;晶振输出，引脚10 ， 11 。
在芯片内部的栅极被连接到这些引脚，并且可以与一个晶体可以用于提供所述
主时钟设备。可替换地，外部（ CMOS兼容）时钟（动力
相对于VD +）可以供给到XIN引脚提供的主时钟设备。
控制引脚和串行数据I / O
CS - 片选引脚8 。
当低电平有效，该端口可以识别SCLK 。当高SDO引脚将输出高
阻抗状态。 CS应该改变的时候SCLK = 0 。
SDI - 串行数据输入，引脚15 。
SDI是串行输入端口的输入引脚。数据将被输入在由SCLK确定的速率。
SDO - 串行数据输出引脚14 。
SDO是串行数据输出。它会输出高阻抗状态，如果CS = 1 。
SCLK - 串行时钟输入，引脚9 。
该引脚上的时钟信号决定了SDI / SDO引脚的数据输入/输出速率
分别。该输入是施密特触发器，以允许缓慢上升时间的信号。 SCLK引脚
将识别时钟，只有当CS为低电平。
26
DS246F5
