PIC16HV540
5.0
I / O端口
5.3
TRIS寄存器
与任何其他寄存器一样， I / O寄存器可以令状
10和程序控制下阅读。但是，读
指令（例如，
MOVF PORTB ，W ）
始终读取I / O
引脚与引脚的输入/输出模式。上
复位时，所有的I / O端口都定义为输入（输入为
高阻抗）由于I / O控制寄存器（ TRISA ，
TRISB ）都设置。
输出驱动器控制寄存器装入的
W寄存器的执行内容
TRIS F
指令。 '1'从TRIS寄存器位为，对应
应的输出驱动器呈高阻态。 A' 0'
将输出数据锁存器的内容上
选择引脚，使输出缓冲器。
注意：
端口是读取引脚，而不是
输出数据锁存器。也就是说，如果一个输出
在引脚驱动器使能并驱动为高电平，
但外部系统保持为低时，
端口读取将指示引脚
低。
5.1
PORTA
PORTA是一个4位I / O寄存器。只有低4位
使用（ RA3 ： RA0 ） 。位7-4未实现，
读为0。输入将承受输入电压为
高达V
IO
和输出摆幅会从V
SS
到V
IO
。该
内部电压调节器V
IO
权力PORTA I / O焊盘。
内部稳压器输出，V
IO
，可切换
在有3Vdc和5V直流之间，经由（RL）位
OPTION2寄存器。
TRIS寄存器是“只写”，并设置（输出
驱动器被禁止）后复位。
5.4
I / O接口技术
5.2
PORTB
PORTB是一个8位I / O寄存器（ PORTB<7 ： 0> ） 。所有8
PORTB I / O是高电压的I / O 。该输入将容
吃的输入电压高达V
DD
和输出摆幅会
从V
SS
到V
DD
。此外， 5 PORTB引脚可以
配置上的变化特征唤醒。引脚
RB0，RB1 ，RB2和RB3的闩锁销的状态
发病的睡眠模式。 （没有“虚拟”读PORTB的
销被执行之前，需要
睡觉
指令
化）输入音量调整复位装置，
实施引脚电平变化唤醒。该PCWUF位
在状态寄存器被清除时，表示一个销
变化引起的复位。此功能可以启用/
在OPTION2寄存器禁用。
PORTB引脚RB7也表现出对高引脚唤醒的
功能，但特别适用于慢速上升输入
信号。这种特殊的功能可以防止过大的权力
渴望长期睡眠时间时，不消耗
使用看门狗定时器和预分频器。在PCWUF位
状态寄存器被清除时，表示一个销
变化引起的复位。此功能可以启用/
在OPTION2寄存器禁用。
只有配置为输入的引脚会导致唤醒
引脚电平变化发生。
为了防止引脚电平变化的事件虚假唤醒引脚
RB<0 ： 3> ，管脚状态必须被驱动为逻辑1或
逻辑0 ，而不是在“休眠”状态悬空。
对于RB7引脚，该引脚的状态必须被驱动为逻辑0，
允许电压上升为正确的操作逻辑1 。
等效电路为PORTA和PORTB I / O
引脚通过图5-4图5-1所示。所有
端口可被用于输入和输出操作。
对于输入操作，这些端口是不锁存。任何
输入必须存在，直到被输入指令读取
（例如
MOVF PORTB ， W） 。
输出被锁存，
保持不变，直到输出锁存被重写。对
使用一个端口引脚用作输出，相应的方向
控制位（在TRISA ， TRISB ）必须清零（ = 0 ） 。为
作为输入使用，相应的TRIS位必须是
设置的。任何I / O引脚都可以单独作为编程
输入或输出。
2000 Microchip的技术公司
初步
DS40197B第19页
