3.引脚配置
引脚名称
CLK
IN
I / O
GND
VCC
功能
时钟
逻辑输入
双向缓冲器
地
3V至5.5V电源
3.1
PLCC
IN
IN
CLK / IN
VCC
(1)
VCC
I / O
I / O
3.2
DIP / SOIC / TSSOP
CLK / IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
IN
GND
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
VCC
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
IN
4
3
2
1
28
27
26
注意：
1.对于PLCC，引脚1,8 ，15和22可以
悬空。优越
性能，连接到VCC引脚1
和GND引脚到8 ， 15 ，和22 。
每个ATF750LVC的22个逻辑引脚可以用作输入。这十个可以用作
输入，输出或双向I / O引脚。每个触发器都被单独配置或者
D-或T型。每个触发器的输出被反馈到阵列独立。这使得掩埋
所有的求和项和触发器。
有可用的171总产品条款。还有，每个输出2和项，提供
更大的灵活性。可变格式用于每四到八个乘积项之间分配
和项。多逻辑可以更换该设备比用任何其它的24针的PLD 。同
20之条款及触发器，复杂的状态机很容易用逻辑来实现的
备用。
产品方面提供个性化的时钟和异步重置为每个触发器。每个倒装
触发器也可以单独配置直接输入引脚来控制时钟。每个输出
放有它自己的实现乘积项。一个乘积项提供了一个通用同步
预置的所有触发器。提供预注册功能，以简化测试。所有寄存器
上电时自动复位。
2
ATF750LVC
1447F–PLD–11/08
IN
IN
GND
GND
(1)
IN
I / O
I / O
12
13
14
15
16
17
18
IN
IN
IN
GND
(1)
IN
IN
IN
5
6
7
8
9
10
11
25
24
23
22
21
20
19
I / O
I / O
I / O
GND
(1)
I / O
I / O
I / O
