恩智浦半导体
ISP1506A ; ISP1506B
ULPI HS USB OTG收发器
9.协议说明
以下小节介绍该协议使用ISP1506 。
备注：
在所有科幻居雷什中， ULPI数据显示在一个通用的形式，而不是作为对半字节
在时钟的上升沿和下降沿。
9.1 ULPI引用
的ISP1506提供一个8管脚的ULPI接口与链路进行通信。它是高度
建议您阅读
参考文献。 3 “ UTMI +低引脚接口（ ULPI ）特定网络阳离子
修订版1.1 “
和
参考文献。 4 “ UTMI +特定网络阳离子1.0版” 。
9.2上电复位（ POR ）
当REG1V8上升超过V的内部POR产生
POR （旅）
对于至少
t
w(REG1V8_H)
。每当REG1V8降低内部上电复位脉冲也将产生
低于V
POR （旅）
以上吨
w(REG1V8_L)
，然后升至大于V
POR （旅）
再次。该
电压REG1V8从V产生
CC
.
为了让的功能，更好的视野，
图5
示REG1V8的一个可能的曲线。该
内部POR开始逻辑0 T0 。在t1时，探测器将看到的行程传球
电平，使POR变为逻辑1，并且延迟元件将再添吨
PORP
前
下降为逻辑0。如果REG1V8从T2骤降至t3为>吨
w(REG1V8_L)
另一个POR脉冲
产生的。如果浸在t4到t5的时间太短，即， <吨
w(REG1V8_L)
，内部上电复位脉冲
会不会发生反应，将维持低位。
REG1V8
V
POR （旅）
t0
t1
t
PORP
t2
t3
t
PORP
t4
t5
POR
004aaa751
图5 。
内部上电复位时序
9.3电源，复位和总线空闲序列
图6
示出了一个典型的启动序列。
上电时， ISP1506执行内部上电复位，并声称要DIR
指示该ULPI总线不能使用该链路。当内部PLL是稳定的，则
ISP1506拉高DIR 。电源上升时间取决于在V
CC
供应上升的时候，
水晶启动时间，和PLL启动时间t
启动（ O） （ CLOCK ）
。每当DIR是断言，
该ISP1506驱动NXT引脚为低电平，驱动DATA [ 3 ： 0 ]与RXCMD值。当
DIR被拉高，链接必须驱动数据总线为有效电平。默认情况下，该链接
必须将数据驱动到低电压。当ISP1506最初拉高DIR上电时，该链接
必须忽略所有RXCMDs直到复位ISP1506 。之前开始USB数据包，该
链接必须设置在功能控制寄存器中的RESET位来复位ISP1506 。后
RESET位被设置时， ISP1506将断言的DIR直到内部复位完成。该
ISP1506会自动DIR置为无效并清除RESET位复位时，有
ISP1506A_ISP1506B_2
NXP B.V. 2008保留所有权利。
产品数据表
牧师02 - 2008年8月28日
20 79
