SN74V215 ， SN74V225 ， SN74V235 ， SN74V245
512
×
18, 1024
×
18, 2048
×
18, 4096
×
18
DSP的SYNC第一入先出存贮器
SCAS636E - 2000年4月 - 修订2002年9月
功能说明（续）
表4.状态标志为标准模式
词FIFO数
SN74V215
0
1到n
第（n + 1） 256
257为[ 512-第（m + 1）]
（ 512米）到511
512
SN74V225
0
1到n
第（n + 1） 512
513为[ 1025-第（m + 1）]
（ 1024米）到1023
1024
SN74V235
0
1到n
第（n + 1）至1024
1025为[ 2048-第（m + 1）]
（ 2048米）到2047
2048
SN74V245
0
1到n
第（n + 1）至2048
2049为[ 4096-第（m + 1）]
（ 4096米）到4095
4096
FF
H
H
H
H
H
L
PAF
H
H
H
H
L
L
HF
H
H
H
L
L
L
PAE
L
L
H
H
H
H
EF
L
H
H
H
H
H
N =空偏移量（ SN74V215 N = 63 ; SN74V225 ， SN74V235和SN74V245 N = 127 ）
M =完全抵消（ SN74V215 M = 63 ; SN74V225 ， SN74V235和SN74V245 M = 127 ）
可编程标志LOADING
全速和空标志的偏移值可以是用户可编程的。该SN74V215 ， SN74V225 ， SN74V235和
SN74V245有内部寄存器，这些偏移。默认设置在表3的脚注说明，并
表4.偏移值被加载到FIFO使用的数据输入线D0 -D11 。加载偏移寄存器，
负载（ LD ）引脚和温引脚必须保持为低电平。在D0 D11的数据存在时，转移到空的偏移
在WCLK的头低到高的过渡登记。通过继续保持LD和温引脚为低电平，数据存在
在D0 -D11被传输至充分偏移的WCLK的下一个过渡寄存器。再次，第三过渡
写入空偏移寄存器。写入所有偏移寄存器不必发生在同一时间。一
或两个偏移量寄存器可以被写入，然后，通过使LD引脚高时，FIFO返回到正常
读/写操作。当LD引脚与文再次被设置为低，下偏移寄存器按顺序写入。
的偏移量寄存器的内容可被读取的数据输出线Q0- Q11当LD引脚设置为低电平，
和任志强被设置为低。数据然后可以读取在RCLK的下一个从低到高的跳变。 RCLK的第一过渡
呈现空偏移值到数据输出线。 RCLK的下一个转型提出了全面的偏移
值。偏移寄存器的内容可被读取的唯一的标准模式。它不能被读出，在FWFT模式。
同步和异步编程标志时机的选择
该SN74V215 ， SN74V225 ， SN74V235和SN74V245可配置，在复位期间配置
循环（见表5）与PAE和PAF标志异步或同步定时。
如果选择了非同步的PAE / PAF的配置（见表5） ，所述PAE被置为低电平上的低到高
RCLK过渡。 PAE被重置为在高WCLK低到高的转变。类似地， PAF被断言
低WCLK低到高的转变，和PAF被重置为在高RCLK低到高的转变。为
详细时序图，参见图9，用于异步PAE的定时和图10为异步的PAF
时序。
如果选择同步的PAE / PAF的配置中， PAE被确认和更新在RCLK的上升沿
只是，却没有WCLK 。类似地， PAF被确认和更新在WCLK的上升沿止的，但不RCLK 。
具体的时序图，请参阅图18为同步PAE时序和图19为同步PAF
时序。
邮政信箱655303
达拉斯，德克萨斯州75265
11
