XR17V258
修订版1.0.1
电源管理支持66MHZ PCI总线八进制UART
T
ABLE
14 ： UART通道配置寄存器的描述。
S
HADED位被启用
EFR B
IT
-4.
A
地址H1
A3-A0
1001
R
EG
N
AME
EFR
R
EAD
/
W
RITE
读/写
B
IT
[7]
AUTO
CTS /
DSR
启用
B
IT
[6]
AUTO
RTS /
DTR
启用
B
IT
[5]
特别
CHAR
SELECT
B
IT
[4]
启用
IER [7 ： 5 ]
ISR [5： 4]
FCR [ 5：4] ，
MCR [7 ： 5 ]
MCR [ 3：2] ，
MSR [7： 2]
位[4]
位[4]
位[4]
位[4]
0
位[4]
位[4]
位[4]
位[4]
B
IT
[3]
软
器
溢流
CNTL
比特[3]
B
IT
[2]
软
器
溢流
CNTL
比特[2]
B
IT
[1]
软
器
溢流
CNTL
比特[1]
B
IT
[0]
软
器
溢流
CNTL
位[0]
C
OMMENT
1010
1010
1011
1011
1100
1100
1101
1110
1111
N
OTE
:
TXCNT
TXTRG
RXCNT
RXTRG
XCHAR
XOFF1
XOFF2
XON1
XON2
R
W
R
W
R
W
W
W
W
位[7]
位[7]
位[7]
位[7]
0
位[7]
位[7]
位[7]
位[7]
位[6]
位[6]
位[6]
位[6]
0
位[6]
位[6]
位[6]
位[6]
位[5]
位[5]
位[5]
位[5]
0
位[5]
位[5]
位[5]
位[5]
比特[3]
比特[3]
比特[3]
比特[3]
比特[2]
比特[2]
比特[2]
比特[2]
比特[1]
比特[1]
比特[1]
比特[1]
位[0]
位[0]
位[0]
位[0]
TX的Xon TX X关X开DET。 X关DET。自明确
指标指标指标指标后读
比特[3]
比特[3]
比特[3]
比特[3]
Bit-2
Bit-2
Bit-2
Bit-2
比特[1]
比特[1]
比特[1]
比特[1]
位[0]
位[0]
位[0]
位[0]
MCR位[ 3：2] （ OP1和OP2的输出）不在XR17V258可用。它们存在的16C550
在内部环回的兼容性，请参阅
图14
.
4.6
发射机
发射器部分包括一个64字节的FIFO ，一个字节宽的发送保持寄存器（ THR）和一个
8位发送移位寄存器（ TSR ） 。 THR接收来自主机（非FIFO模式）一个数据字节或数据字节
从FIFO中，当FIFO中被FCR位使能[ 0 ] 。 TSR移出每个数据位的16X或8X
内部时钟。有点时间为16或8个时钟周期。发送器发送的起始位之后的数
数据位，插入适当的奇偶校验位，如果使能，并增加了停止位（ S） 。在THR和TSR的状态是
报道中的线路状态寄存器（ LSR位[6 ： 5 ] ） 。
4.6.1
发送保持寄存器（ THR ）
发送保存寄存器是一个8位寄存器提供数据接口到主机处理器。主人
写入的数据字节发送至THR要被转换成包括起始位，数据位的串行数据流，
奇偶校验位和停止位（ S） 。最不显著位（位[0] ）变为第一数据位出去。 THR是也
输入寄存器64字节的发送FIFO中时通过FCR [0]位被使能FIFO操作。一THR空
中断可以当它在IER位[1]使能生成。
4.6.2
在非FIFO模式发送器操作
主机负载将数据传输到THR一个字符的时间。该THR空标志（ LSR位[5] ）时设置
数据字节传送到TSR 。 THR标志可用来产生发送空中断（ ISR位[1] ）时，它是
通过IER位使能[ 1 ] 。 TSR的标志（ LSR位[6]）时， TSR就完全是空的设置。
39
