LTC2424/LTC2428
应用信息
为了选择内部串行时钟的定时模式，该
串行时钟引脚（ SCK ）必须浮空状态（高阻）或拉
高电平之前CSADC的下降沿。该设备将无法
进入内部串行时钟模式下，如果SCK驱动为低电平
上CSADC的下降沿。内部弱上拉
电阻是活跃在SCK引脚的下降沿时
CSADC ;因此，内部的串行时钟的定时模式是
如果SCK没有外部驱动的自动选择。
串行数据输出引脚（ SDO ）是HI -Z只要CSADC
为HIGH 。在转换周期， CSADC期间的任何时候
为了监控的状态可能会拉低
转换器。一旦CSADC被拉低， SCK变为低电平
和EOC输出到SDO引脚。 EOC = 1而
转换过程中和EOC = 0，如果该设备处于
睡眠状态。
当测试EOC ，如果转换结束（ EOC = 0 ） ，
该设备将退出睡眠状态，然后输入数据输出
状态，如果CSADC仍然很低。为了防止
从设备退出低功耗睡眠状态， CSADC
必须拉SCK的第一个上升沿之前高。在
内部SCK定时模式， SCK变为高电平，
设备开始输出数据在时间t
EOCtest
后
CSADC的下降沿（如果EOC = 0）或叔
EOCtest
EOC后
变向低电平（如果CSADC为低电平的下降沿时
EOC ） 。 t的值
EOCtest
是23μs ，如果该设备在使用其
内部振荡器（F
0
=逻辑低或高） 。若F
O
驱动
通过频率f的外部振荡器
EOSC
，则T
EOCtest
is
3.6/f
EOSC
。如果CSADC之前时间t拉高
EOCtest
中，
设备仍处于睡眠状态，电源消耗
灰被减小了一个数量级。转换
结果在内部静态移位寄存器举行。
如果CSADC保持低电平长于吨
EOCtest
，该网络首先上升
会发生SCK的边缘和转换结果是串联
移出SDO引脚。该数据输出周期的开始上
SCK的这个第一个上升沿和24日结束后，
上升沿。数据被移出SDO引脚上的每个下落
SCK的边缘。内部产生串行时钟输出
在SCK引脚。这个信号可以被用于移
转换结果的外部电路。 EOC可
锁定在SCK的第一个上升沿和的最后位
在SCK的第24个上升沿转换结果。后
第24个上升沿， SDO变高（ EOC = 1）， SCK保持
高，新的转换开始。
而在内部串行时钟模式下运行，在SCK
ADC的输出可被用作多路转换器的时钟
（CLK） 。
IN
被锁存到多路转换器的上升
CLK的边缘。如图16所示，多路转换器
通道由串行移位中选择的4位字到
D
IN
脚在CLK的上升沿。第一位是一个使能
位，它必须为高电平，以便编程一个信道。该
接下来的三个位决定选择哪个通道，请参阅
表3.在CSADC的上升沿（下降沿的边沿
CSMUX ），新的信道被选择，将是有效
下一次转换。若D
IN
数据期间保持低电平
输出状态时，前面的通道选择仍然有效。
通常情况下， CSADC数据输出过程中保持低电平
状态。然而，数据输出状态可以通过中止
随时随地拔CSADC HIGH的第一和第24之间
上升SCK边缘，见图17。上升沿
CSADC ，该设备将中止该数据输出状态，
立即启动一个新的转换。这是很有用
系统不要求输出数据的所有24位，中止
无效的转换周期，或同步开始
的转化率。如果CSADC被拉高，而CON组
变频器是驾驶SCK低电平时，内部上拉不
可还原SCK为逻辑高电平状态。这将
导致设备退出内部串行时钟模式上
CSADC的下一个下降沿。此，可避免由
增加一个外部10K上拉电阻到SCK引脚或
从不拉CSADC HIGH时SCK为低。
当SCK为低时， LTC2424 / LTC2428的内部
拉引脚SCK被禁用。通常情况下， SCK是不是
外部驱动的，如果设备是在内部SCK的定时
模式。但是，某些应用程序可能需要一个外部
最终驾驶员在SCK 。如果驾驶者继续高阻输出后，
低电平信号时， LTC2424 / LTC2428的内部上拉
保持禁用。因此， SCK保持低电平。上的下一个
落下CSADC的边缘，该装置被转换到
外部SCK时钟模式。通过增加一个外部10k的上拉
电阻到SCK ，该引脚变为高电平，一旦外部
司机去HI -Z 。在下一CSADC下降沿，则
器件将保持在内部SCK时钟模式。
U
W
U
U
23
