位置：首页 > IC型号导航 > 首字符R型号页 > 首字符R的型号第244页 > RTL8201CP-VD > RTL8201CP-VD PDF资料 > RTL8201CP-VD PDF资料3第20页
RTL8201CP
数据表
当解码器5B / J / K /和将被解除断言，如果5B是RXDV信号将被置位/ T / R /
或闲置100Mbps的模式。在10Mbps的模式中， RXDV信号是一样的CRS信号。
该RXER （接收错误）信号将被置如果发生任何5B解码错误，例如无效的J / K ，
无效的T / R ，或无效的象征。该引脚变为高电平为一个或一个以上的时钟周期来表示的
检测到一个错误的地方，在框和解子层。
注意： RTL8201CP不使用TXER信号。这并不影响发送功能。
7.1.2.
串行管理
MAC层设备可以使用MDC / MDIO管理接口来控制最多31
RTL8201CP设备，配置了不同的PHY地址（ 00001B到11111b ） 。在硬件
复位，销9 ，10，12 ， 13的逻辑电平，15个被锁存到RTL8201CP要被设置为所述PHY
地址为通过串行接口进行管理的通信。设置PHY地址为00000B会
把RTL8201CP进入掉电模式。读出和写入的帧结构用于管理
界面被示于图3和图4所示。
MDC
MDIO
32 1s
前言
0
ST
1
1
OP
0
A4
A3
A2
A1 A0
R4
R3
R2
R1
R0
Z
0
TA
D15 D14 D13 D12 D11 D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
空闲
PHYAD [4 ：0]的
REGAD [4 ：0]的
数据
MDIO是通过MAC源。时钟数据到物理层上的MDC的上升沿
MDIO是PHY来源。从PHY在MDC的上升沿时钟数据
图3.读周期
MDC
MDIO
32 1s
前言
0
ST
1
0
OP
1
A4
A3
A2
A1
A0
R4
R3
R2
R1
R0
1
TA
0
D15 D14 D13 D12 D11 D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
空闲
PHYAD [4 ：0]的
REGAD [4 ：0]的
数据
MDIO是通过MAC源。时钟数据到物理层上的MDC的上升沿
图4.写周期
表21.串行管理
名字
前言
ST
OP
PHYAD
REGAD
TA
描述
32个连续的逻辑'1'的MAC上MDIO一起在MDC 32对应的周期发送。这
提供了用于PHY同步。
起始帧。由01模式表示。
操作码。
阅读： 10
写： 01
PHY的地址。多达31个物理层可以被连接到一个MAC 。这5位字段选择其中的PHY
帧被定向到。
注册地址。这是一个5比特的字段，设置其中的32个寄存器PHY的这种操作是指。
周转。这是一个寄存器地址和一个帧的数据字段之间的一个2位的时间间隔，以避免
在读的事务争。对于一个读事务，这两个STA和所述PHY应保持在一
高阻抗状态的转变的第一个位的时间。该PHY应在驱动器中的零位
读事务的转机第二位的时间。
数据。这些数据的16位。
空闲状态。没有真正的一部分管理框架。这是一个高阻抗状态。电时，
PHY的上拉电阻将拉动MDIO线为逻辑“1” 。
数据
空闲
单芯片/端口10/100快速以太网PHYceiver
15
轨道ID ： JATR ， 1076年至1021年修订版1.21
