AD7356
串行接口
图30示出了用于串行接口的详细时序图
到AD7356 。串行时钟提供转换时钟
和控制的信息从AD7356转让
在转换过程中。
CS信号开始数据传输和转换过程。
CS下降沿使轨道和保持进入保持模式，
在该点，模拟输入进行采样，并在总线被取
出三态。而转换同时在此处启动
并且需要至少14个SCLK来完成。一旦
13个SCLK下降沿已经经过时，轨道和保持变
返回到轨道上的下一个SCLK的上升沿，如图
图30在点B，如果一个16位的数据传送上使用的
AD7356 ，然后两个尾随零后的最终LSB出现。
在CS的上升沿，转换终止并
SDATA
A
和SDATA
B
返回到三态。如果CS不
带来了高，而是被保持低电平额外14
SCLK周期，从ADC B上的转换的数据被输出
在SDATA
A
（参见图31） 。同样地，从该数据
在ADC转换时的输出SDATA
B
。在这种情况下，该
SDATA线在使用中可追溯到成三态上32
nd
SCLK
下降沿或CS的上升沿，以先到为准。
最小的14个串行时钟周期才能执行
从一个转换的转换处理，并访问数据
对AD7356的任何数据线。 CS下降沿低提供
前导零至由微控制器或DSP读取。该
剩余的数据再同步输出其后的SCLK下降沿
边，与第二前导零的开始。因此，第一
在串行时钟的时钟下降沿有前导零
规定还钟表出了第二个前导零。该
12位的结果，然后在数据传送结束位如下
并且是在14有效
th
下降沿（已同步输出
前面的（13
th
）下降沿）。在具有较慢的应用程序
SCLK，有可能读取数据在每个SCLK上升
边缘取决于SCLK频率。具有较慢的SCLK ，
第一个上升沿SCLK的，在CS下降沿后具有
第二前导零的提供，并在13
th
SCLK上升沿
有提供DB0 。
t
获得
CS
t
兑换
t
2
SCLK
1
2
3
4
t
9
B
t
6
5
13
图30.串行接口时序图
CS
t
2
SCLK
1
2
3
4
t
6
5
14
15
16
17
32
t
3
SDATA
A
DB11
A
0
0
三
STATE 2 LEADING
零
DB10
A
t
4
DB9
A
t
5
t
7
零
零
零
零
DB11
B
零
2尾随零
2前导零
t
10
零
三
状态
06505-024
06505-025
SDATA
A
DB11
0
0
SDATA
B
三
状态
2前导零
t
3
t
4
DB10
DB9
t
7
DB8
DB2
t
5
DB1
t
8
DB0
t
安静
三态
2尾随零
图31.读取数据从两个ADC的一个SDATA线有32个SCLK
第0版|第18页20
