LTC2356-12/LTC2356-14
应用信息
需要注意的是，使用睡眠模式的频率比每
2MS ，损害内部的定居精度
参考。需要注意的是，对于较慢的转化率， N ap个
和休眠模式下，可用于大量减少
在功耗。
数字接口
该LTC2356-12 / LTC2356-14具有3线SPI兼容
（串行协议接口）接口。在SCK和CONV
输入和输出SDO实现这个接口。在SCK
和CONV输入接收来自3.3V逻辑波动，是TTL
兼容，如果逻辑摆幅不超过V
DD
。详细
三个串行端口信号描述如下。
转换启动输入（ CONV ）
CONV的上升沿启动转换，但之后，又
quent在CONV上升沿被LTC2356-12忽略/
LTC2356-14 ，直到下面的16 SCK的上升沿有
发生了。它必须有一个最小的16的上升
上升沿之间的时钟输入SCK边缘
CONV 。但是，为了获得最大的转换速度（与
一个63MHz的SCK ） ，有必要允许两个以上时钟
转换之间的时间，使收购39ns
时间为内部ADC采样和保持电路。随着16
每次转换时钟周期，最大转换
率被限制在3.5Msps允许39ns用于采集
时间。在任一情况下，该输出数据流出来
第16个时钟周期之内，以确保兼容性
与处理器的串行端口。 CONV罐的占空比
可以任意选择，以用作帧同步信号为
所述处理器串行端口。一个简单的方法来生成
CONV是创建一个脉冲是一个SCK宽以驱动
LTC2356-12 / LTC2356-14 ，然后缓存此信号
逆变器的相应的数量，以确保cor-
矩形延迟驱动处理器的帧同步输入
串行端口。这是很好的做法来驱动LTC2356-12 /
LTC2356-14 CONV输入第一个，以避免数字噪声间
在取样 - 保持过渡由触发ference
CONV在转换开始。这也是很好的做法
保持器CONV信号的低频部分的宽度
大于15ns的，以避免引入的毛刺中的前
刚刚之前的采样和保持器进入ADC的端
持模式，在画面转换的上升沿。
在CONV输入抖动降至最低
在高速应用中的高幅正弦波哪里
以上100kHz的采样，在CONV信号必须有
尽可能少的抖动尽可能（10马力以下）。方波
常见的晶体时钟模块的输出通常满足
这一要求。面临的挑战是产生一个CONV
未经抖动腐败从这个晶振时钟信号
其它数字电路系统中。时钟分频器和
在信号路径中的晶体时钟的任何门
CONV输入不应共享相同的集成电路
与该系统的其他部分。如图8所示，
SCK和CONV输入应驱动的第一，数字
缓冲器用来驱动串行端口接口。另外请注意
即在DSP主时钟可能已经损坏
用的抖动，即使它直接来自DSP的晶体。
具有高速的处理器时钟的另一个问题是
他们经常使用成本低，低速晶振（即10MHz时）
以产生快，但神经过敏，锁相回路系统
时钟（即，为40MHz ） 。在这些抖动PLL生成高
高速时钟可以是几个纳秒。需要注意的是，如果
选择使用所产生的帧同步信号
DSP的端口，该信号将具有的相同的抖动
DSP的主时钟。
第16页上的典型应用图显示了一个税务局局长
CUIT的电平转换和平方的输出从
RF信号发生器或其它低抖动源。单一
D型触发器被用来生成器CONV信号到
该LTC2356-12 / LTC2356-14 。再定时的主时钟
信号消除了由控制引入的时钟抖动
装置（ DSP FPGA等）两个逆变器和触发器必须
,
被视为模拟元件，并应被供电
从干净的模拟电源。
串行时钟输入（ SCK ）
SCK的上升沿进入转换过程
并且还udpates SDO数据流中的每个比特。后
CONV上升， SCK的第三个上升沿开始计时
出了12/14位数据的MSB首先发送。一个简单的
方法是将生成的SCK驱动LTC2356-12 /
LTC2356-14第一然后缓冲这一信号与
逆变器的适当数量的驱动串行时钟
处理器串口输入。使用的下降沿
的时钟来锁存从串行数据输出数据（SDO）
2356fa
