恩智浦半导体
PCA9306
双路双向I
2
C总线和SMBus电压电平转换器
表10.上拉电阻值
计算V
OL
= 0.35 V ;假定输出驱动器V
OL
= 0.175 V在规定的电流。
V
PU （ D）
15毫安
公称
5V
3.3 V
2.5 V
1.8 V
1.5 V
1.2 V
[1]
上拉电阻值（ Ω ）
10毫安
公称
465
295
215
145
115
85
+10 %
[1]
512
325
237
160
127
94
公称
1550
983
717
483
383
283
341
217
158
106
85
63
3毫安
+10 %
[1]
1705
1082
788
532
422
312
+10 %
[1]
310
197
143
97
77
57
10 ％ ，以弥补V
CC
范围和电阻容差。
11.2.1最大频率计算
最大频率是完全取决于应用的特定网络连接的CS和
设备可以操作> 33兆赫。基本上， PCA9306行为类似金属丝与
晶体管器件物理学的附加特征，应该能够执行的
在较高频率下，如果正确使用。
这里有一些指引，这将有助于最大限度地提高设备的性能：
保持迹长度为最小通过将PCA9306接近处理器。
走线长度应小于飞行的一半的时间，以减少振铃和
再FL ections 。
信号的更快的边缘，较高的机会振铃。
更高的驱动力（高达15毫安），频率越高该设备可以
使用。
在3.3 V至1.8 V的方向水平位移，如果3.3 V侧正在推动一个图腾柱类型
驾驶员没有上拉电阻，需要在3.3 V的侧面。的电容和线路长度
值得关注的是在1.8 V侧，因为它是通过PCA9306的ON电阻驱动。
如果在1.8 V侧的线长度是足够长的时间可以有一个再挠度在
导线的芯片/终端时的转换时间比飞行的时间较短
线，因为PCA9306看起来像一个高阻抗相比于线。如果
导线不宜过长和集总电容也不为过的信号将只
由串联电阻通过该PCA9306加入略微降低。如果
集总电容大的上升时间会变差，下降时间要少得多
影响，如果上升时间减慢太多的时钟的占空比将是
降解，并且在某一时刻的时钟将不再有用。因此，设计原则
考虑是最小化布线长度和电容上的1.8伏侧为
时钟路径。在1.8V的A侧上拉电阻也可用于进行交易较慢的下降时间
对于更快的上升时间，也可以减少过冲的情况。
PCA9306_4
NXP B.V. 2009保留所有权利。
产品数据表
牧师04 - 2009年10月26日
11 23
