SMH4042A
总线接口
概述
该
总线是双向的，两线串行通信
不同的集成电路之间。的两行是：
串行数据线（SDA ）和串行时钟线（SCL） 。所有
峰会微电子器件支持100kHz的时钟
率，和一些支持替代400kHz的时钟。
大腿
I
2
C
检查表2为f的值
SCL
。 SDA线必须
可以通过一个上拉电阻连接到正电源
位于总线上。峰会的部分有一个施密特输入上
两条线。参见图5和表2的波形和
总线上的时序。数据的一个比特期间被传送
每个时钟脉冲。数据必须保持稳定时，
时钟为高。
为tLOW
tR
tF
SCL
TSU： SDA
THD： DAT
TSU： DAT
TSU： STO
THD： SDA
TBUF
SDA IN
TAA
TDH
SDA OUT
2070 Fig05
图5.我
2
时序图
符号
f
SCL
t
低
t
高
t
BUF
t
SU ： STA
t
高清： STA
t
苏： STO
t
AA
t
DH
t
R
t
F
t
苏： DAT
t
高清： DAT
TI
t
WR
参数
SCL时钟频率
时钟低电平时间
时钟高电平时间
总线空闲时间（ 1 ）
启动条件建立时间
START条件保持时间
停止条件的建立时间
时钟边沿有效输出
数据输出保持时间
SCL和SDA上升时间（ 1 ）
SCL和SDA下降时间（ 1 ）
数据建立时间
数据保持时间
噪声滤波器SCL和SDA
写周期时间
条件
分钟。
0
4.7
4.0
典型值。
马克斯。
100
单位
千赫
s
s
s
s
s
s
新传输前
4.7
4.7
4.0
4.7
SCL为低电平有效SDA （周期n ）
SCL为低电平（周期n + 1） SDA变化
0.2
0.2
3.5
s
s
1000
300
250
0
噪声抑制
100
5
ns
ns
ns
ns
ns
ms
注1 - 由设计保证
表2. I
2
C交流工作特性
峰会微电子有限公司
2070
9.1 5/27/03
2037 Table02 2.0
11
