初步
的PSoC
5 ： CY8C52系列数据表
电压。在我
2
C外壳， PSoC芯片配置成
开漏驱动器低模式SIO端子。这允许
外拉起拉我
2
C总线电压高于PSoC引脚
供应量。例如， PSoC芯片可以工作在1.8V和
外部设备可以从5V运行。请注意， SIO引脚的VIH
和VIL电平由相关Vddio供电确定
引脚。
在I / O引脚必须被配置为高阻抗驱动
模式，开漏低驱动模式，或下拉驱动模式下，
过压容差正常工作。绝对最大
对于该设备的评分，必须遵守对所有I / O引脚。
6.4.16复位配置
默认情况下，所有的I / O复位到高阻抗模拟状态，但
是可重复编程的一个端口，通过端口的基础。它们可以被重设
作为高阻抗模拟，下拉或上拉的基础上，
应用程序的需求。为了确保正确的复位操作，
端口复位配置数据存储在专用的非易失性
寄存器。存储的复位数据会自动传输到
端口复位配置寄存器， PPOR释放。
6.4.17低功耗功能
在所有低功耗模式下，I / O引脚保持他们的状态，直到部件
被唤醒，改变或重置。唤醒一部分，使用
引脚中断，因为端口中断逻辑继续
功能在所有低功耗模式。
6.4.18特殊引脚功能
在设备上的某些引脚额外的特殊功能
他们除了GPIO或SIO功能。具体的特殊
功能引脚被列在
“插脚引线”
5.特殊页面
特点是：
数字
4至33 MHz的晶体振荡器
32.768 kHz晶振
从休眠模式唤醒我
2
C类地址匹配。任何引脚可被用来
对于我
2
如果不要求C从睡眠模式唤醒。
JTAG接口引脚
SWD接口引脚
SWV接口引脚
外部复位
类似物
外部基准输入
6.4.19 JTAG边界扫描
该器件支持所有标准的JTAG边界扫描链
引脚用于板级测试。
通过EXTREF销排到外部电压被用来产生
的参考。
6.4.12可调输入电平
本节仅适用于SIO引脚。 SIO引脚默认支持
标准CMOS和LVTTL输入电平，而且支持
差分模式下，可编程的水平。 SIO引脚
分为对。每对共用一个参考电压发生器模块
其中，用于设置数字输入缓冲器的参考电平为
接口是与Vddio不同的外部电压信号。该
基准设置为一个高逻辑电平的引脚的电压阈值。
可用的输入阈值是：
0.5
×
VDDIO
0.4
×
VDDIO
0.5
×
VREF
VREF
通常情况下，一个外部电压路由通过一个EXTREF销
产生的VREF参考。
6.4.13 SIO作为比较器
本节仅适用于SIO引脚。可调节输入电平
上的SIO的功能，因为在解释
可调节输入电平
部可以被用来构造一个比较器。为阈值
比较器是由SIO的参考电压发生器提供。该
参考发生器设定模拟信号的选择
通过模拟全局线路路由的门槛
比较器。需要注意的是一对SIO引脚共享同一个
门槛。
在数字输入通道
图6-7
第29页说明了这一点
功能。在该图中，“参考水平”是将模拟信号
通过模拟全局路由。可以将迟滞功能
也被使能用于将SIO ，这增加的输入缓冲器
抗噪声能力的比较。
6.4.14热插拔
本节仅适用于SIO引脚。 SIO引脚支持“热插拔”
能力插入应用程序，而无需加载信号
连接到SIO引脚，即使在没有电源
适用于PSoC器件。这使得未通电的PSoC来
保持一个高阻抗负载，所述外部装置的同时还
防止PSoC通过GPIO引脚的上电
保护二极管。
6.4.15过压容差
所有的I / O引脚提供过电压（的Vddio <输入电压<的Vdda ）
耐受性特征，在任何操作系统VDD。
因为他们目前有没有电流限制， SIO引脚
高阻抗负载到外部电路。
GPIO引脚必须限制在100 μA，使用电流限制
电阻器。 GPIO引脚会钳制引脚电压约一
二极管上面的VDDIO供电。
如果GPIO引脚配置为模拟输入/输出时，
引脚上的模拟电压不得超过VDDIO电源
电压到GPIO对应。
一个常见应用此功能连接到这样的公交车
我
2
C，其中不同的设备在不同的供电运行
7.数字子系统
可编程数字系统产生特定的应用
标准和先进的数字外设的组合
与定制逻辑功能。这些外设和逻辑随后
彼此互连，并在设备上的任何管脚，
提供的设计灵活性和IP安全性较高的水平。
可编程数字系统的功能概述
这里提供的功能和架构的概述。
设计人员无需直接与可编程互动
数字系统在硬件和寄存器级别。 PSoC Creator中
文件编号： 001-55034修订版**
第32页85
[+ ]反馈
