位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第0页 > PIC24FJ256GB206-I/BG > PIC24FJ256GB206-I/BG PDF资料 > PIC24FJ256GB206-I/BG PDF资料1第37页
PIC24FJ256GB210系列
3.0
注意：
中央处理器
本数据手册总结了特点
该组PIC24F器件的。它不是
打算成为一个全面的参考
源。欲了解更多信息，请参阅
“ PIC24F系列参考手册” ，
第44章“CPU与扩展数据
空间（ EDS ） “
（ DS39732 ） 。该信息
化本数据手册取代了
在FRM的信息。
内核支持固有（无操作数） ，相对的，
文字，存储器直接与寻址模式
三组寻址模式。所有模式都支持
寄存器直接和各种寄存器间接寻址模式。
每个小组提供了多达7种寻址模式。
指令与预定义的寻址相关
模式根据其功能要求。
对于大多数指令，内核能执行的
一个数据（或程序数据）存储器读取，一次工作寄存器
寄存器（数据）读取，数据存储器写入以及程序
每个指令周期（指令）存储器读。作为
结果，三操作数指令支持，
让三元操作（即A + B = C）是
在一个周期内执行。
一个高速17位x 17位乘法器，
包括以显著提升核心运算
能力和吞吐量。乘法器支持
符号，无符号和混合模式的16位×16位或
8位×8位，整数乘法。所有乘法
说明在单周期内执行。
16位ALU进行了改进与整数除法
协助，支持迭代的不可撤消的硬件
除法算法。它操作与结合
重复
指令循环机制和选择
迭代除法指令，支持32位（或
16位） ， 16位之分，整数有符号和无符号
师。所有除法运算都需要19个周期
完成，但被中断在任何周期边界。
PIC24F有一个向量异常机制
对非屏蔽陷阱8源和最多118个
中断源。每个中断源可以被分配到
1七个优先级。
CPU的框图如图3-1所示。
PIC24F CPU的有16位（数据）的改进型哈佛
架构，具有增强指令集以及
具有可变长度的操作码的24位指令字
场。程序计数器（ PC）为23位宽，
解决了用户程序的4M指令
存储器空间。单周期指令预取
机制用来帮助维持吞吐量，
执行具有预测性。所有的指令执行
在一个周期内，除的指令
改变程序流，双字移动
（ MOV.D ）指令和表指令。
无开销的程序循环结构支持
使用
重复
说明，被中断
在任何点。
PIC24F器件具有16个16位工作寄存器
在编程模型。每个工作的
寄存器可作为偏置数据，地址或地址
注册。 16
th
工作寄存器（ W15 ）作为
软件堆栈指针，用于中断和调用。
下32字节的数据空间可
线性访问。高32 KB的数据
空间被称为扩展的数据空间向其中
扩展的数据的RAM ， EPMP存储器空间或
程序存储器可以被映射。
的指令集架构（ISA）已经
显著增强之外的PIC18 ，但
保持向下兼容性的可接受的水平
性。所有的PIC18指令和寻址模式
支持的，无论是直接，或者通过简单的宏。
许多ISA增强了驱动
编译器的效率需求。
3.1
编程模型
该编程模型的PIC24F显示在
图3-2 。在编程模型中的所有寄存器都是
存储器映射的，并且可以直接通过操纵
指令。提供每个寄存器的描述
在表3-1中。与相关的所有寄存器
编程模型是内存映射。
2010 Microchip的技术公司
DS39975A第37页
