位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第326页 > EVAL-ADF4158EB1Z > EVAL-ADF4158EB1Z PDF资料 > EVAL-ADF4158EB1Z PDF资料1第31页
ADF4158
ADF4158
SW2
CP
C1
C2
R1
SW1
R1A
08728-032
R3
R2
C3
VCO
参考热刺
参考杂散一般不会在小数N个问题
由于合成器基准偏移量是远远外循环
带宽。然而，任何引用穿心机制
绕过循环可能会引起问题。这样的一个mechan-
ISM是片内基准切换水平低的馈通
噪声在通过RF
IN
销回VCO ，从而导致
参考杂散水平高达-90 dBc的。请注意在PCB
布局，保证了压控振荡器以及从输入分离
参考以避免电路板上的可能馈通路径。
图43.快速锁定环路滤波器拓扑拓扑结构1
ADF4158
SW2
CP
C1
C2
R1
R1A
SW1
低频应用
R3
R2
C3
VCO
08728-033
在RF输入规格为0.5 GHz的最低;不过，
RF频率低于这个可以，如果最小回转使用
400 V / μs的速率规格满足。一个合适的LVDS驱动器
可以使用方达RF信号之前，它被反馈到
ADF4158 RF输入。飞兆半导体的FIN1001
是一个这样的LVDS驱动器。
滤波器设计的ADIsimPLL
过滤器的设计和分析程序可帮助
用户实施的PLL设计。访问
www.analog.com/pll
一
中的ADIsimPLL 软件的免费下载。本软件
设计，模拟和分析整个PLL频率
域和时域响应。各种被动和
有源滤波器的架构是允许的。
图44.快速锁定环路滤波器拓扑拓扑结构2
SPUR机制
在ADF4158小数插值器是一个三阶Σ- Δ
调制器（SDM）用25位固定模量（ MOD） 。在SDM
主频是在PFD参考利率（F
PFD
），允许PLL输出
频率在通道步进分辨率合成
f
PFD
/ MOD 。可能与各支线机制
小数N分频合成器，以及它们如何影响ADF4158
在本节中讨论。
PCB设计准则芯片级
包
在芯片级封装（ CP- 24）的土地是矩形的。
在印刷电路板（PCB）的焊盘，这些应为0.1mm
比包地长度较长并于0.05mm更宽
包土地的宽度。围绕垫的土地。这保证
该焊点的大小为最大。
在芯片规模封装的底部有一个中央的散热垫。
PCB上的热焊盘应至少一样大，这
裸露焊盘。在PCB上，应该有一个间隙的至少
和导热衬垫之间0.25毫米的内边缘
垫的图案。这确保了短路得以避免。
散热通孔在PCB散热垫被用于提高
封装的热性能。如果通孔时，它们
应纳入散热垫为1.2 mm间距
网格。所述通孔直径应为0.3毫米和0.33毫米，
并且经由枪管应该被1盎司铜的到镀
堵塞通过。 PCB的散热焊盘连接到AGND 。
分数马刺
在大多数的分数合成，小数杂散可以出现在
合成器的集合信道间隔。在ADF4158 ，
这些杂散不会出现。固定模量的高值
在ADF4158使得SDM量化误差频谱
看起来像宽带噪声，从而有效地分数
马刺成噪音。
整数边界马刺
射频VCO频率与PFD之间的相互作用
频率可能会导致被称为整数边界马刺马刺。
当这些频率不是整数倍关系（这是
分数N合成器的目的） ，刺激边带
在偏移的频率上出现的VCO输出频谱
对应的跳动音符或差频
在PFD的整数倍和VCO频率。
这些杂散被命名为整数边界杂散，因为他们是
上通道关闭到PFD的整数倍数更明显
其中差频可以是环路频带 - 内
宽度。这些杂散由环路滤波器衰减。
第0版|第31页36
