AS1543/44
数据表 - P I N 2 O ü吨
4引脚
引脚分配
图2.引脚分配（顶视图）
11 AGND
11 AGND
10 REFIN
9
VDD
GND
CSN
DIN
8
7
6
N / C 1
DGND 2
DOUT 3
SCLK 4
5 VDRIVE
15 V
IN4
14 V
IN5
13 V
IN6
12 V
IN7
14 N / C
13 N / C
V
IN3
16
V
IN2
17
V
IN1
18
V
IN0
19
N / C 20
N / C 1
DGND 2
DOUT 3
SCLK 4
5 VDRIVE
10 REFIN
9
VDD
GND
CSN
DIN
V
IN3
16
V
IN2
17
V
IN1
18
V
IN0
19
N / C 20
AS1543
8
7
6
AS1544
引脚说明
表1.引脚说明
引脚号
描述
模拟输入。
8/4单端或4/2全差分模拟输入通道，是
复用成的跟踪和保持电路。输入通道是通过使用地址选
位
ADDR3 ： ADDR0 （第14页）
控制寄存器。地址位结合
位
SEQ （第14页）
和
SHADOW （第14页）
允许序列注册成为
编程。该位
SE / FDN （第14页）
控制寄存器选择单端或
全差分转换模式。情况下的单端模式下的输入范围可以
从[ 0V至V延长
REFIN
]或[ 0V到2 x垂直
REFIN
] 。万一全差分模式下的
差分输入范围可以从[-V延伸
REFIN
/ 2到+ V
REFIN
/ 2]或[-V
REFIN
到+ V
REFIN
].
注意：
未使用的输入应连接到AGND ，以避免噪声。
参考输入。
外部基准必须施加到该输入端。的电压范围
对于外部基准是用于指定性能2.5V ±1％。
串行时钟。
提供用于从所述部分存取数据的串行时钟。此时钟输入是
也用作时钟源为ADC转换过程
2.7至5.25V电源输入。
为[ 0V至2× V
REFIN
]范围内，V
DD
必须是4.75之间
和5.25V
逻辑电源输入。
此引脚的电源电压决定操作
电压的AS1543 / 44串行接口。 V
DRIVE
≤
V
DD
所需。
数字输出。
ADC的转换结果连续提供此输出。数据位
同步输出，在SCLK的下降沿。该数据流包括四个地址位
表示相应的转换信道，随后的12比特的转换数据的
（ MSB在前） 。输出的编码可以被选择作为标准二进制或2的补码
根据位的设置
CODING （第14页） 。
数字输入。
数据移入到AS1543 / 44控制寄存器在此输入
（见
控制寄存器第14页） 。
片选。
低电平有效输入。发起的转换，也被用来帧的序列
数据传输。
模拟地。
接地参考点，所有模拟电路。所有模拟输入信号
与任何外部参考信号应参考AGND引脚。
注意：
AGND ， GND和DGND引脚必须连接在一起。
数字逻辑地。
对于V接地参考点
DRIVE
逻辑电源输入。
V
DRIVE
应去耦至DGND引脚。
供应地。
对于V接地参考点
DD
提供输入。电源输入V
DD
应去耦至GND引脚。
修订1.00
3 - 29
V
IN
x
REFIN
SCLK
V
DD
（参见图2）
V
DRIVE
DOUT
DIN
CSN
AGND
DGND
GND
www.austriamicrosystems.com
12 N / C
15 N / C
