程序和数据的存储器接口在高阻抗状态。此外，三态
对照（ DTMS和PMTS ）允许外部装置放置或者程序或数据
在高阻抗状态，而不影响其他接口的存储器接口和
不暂停TSC21020F ，除非它需要从受影响的内存访问
界面。三态控制很容易让外部高速缓存控制器举行
在TSC21020F下车，而它更新一个外部高速缓存存储器。
JTAG测试和仿真
该TSC21020F实现了由IEEE所指定的边界扫描测试规定
标准联合测试行动组（JTAG ）的1149.1 。该TSC21020F的测试
支持
接入端口和片上JTAG的电路是完全符合IEEE 1149.1 specifi-
阳离子。测试访问端口允许电路的边界扫描测试连接到所述
TSC21020F的I / O引脚。
该TSC21020F还通过JTAG测试访问端口实现了片上仿真。
该处理器的八组范围断点寄存器使程序执行
全程高速，直到达到所需的断点地址范围。该处理器然后可以
停止并允许所有的处理器的内部寄存器和外部的MEM读/写
法制前提通过JTAG口。
10
TSC21020F
4153H–AERO–04/07
