CSP1027语音频带编解码器
蜂窝手机和调制解调器应用程序
数据表
2002年1月
6信号说明
CLK
XOSCEN
XLO
XHI
CKO1
CKO2
RSTB
PORCAP
PORB
IOCK
SYNC
DI
DO
SADD
SMODE0
SMODE1
SMODE2
EIGS
5-7606 (F)
时钟
接口
RESET
接口
MICIN
AUXIN
V
REG
AOUTP
AOUTN
CSP1027
REFC
类似物
接口
串行
接口
外
增益选择
接口
图27. CSP1027引脚通过接口
图27通过接口进行显示的引脚
CSP1027 。该信号可以被分离成5间
面，如图所示。这些接口和信号
包括它们在下面描述。
6.1.2 XLO
晶振输入：
该晶体CSP1027语音频带
编解码器连接XLO和XHI之间。当
水晶不被使用时，此引脚是悬空
和CMOS时钟施加到的CLK 。
6.1.3 XHI
时钟接口包括时钟输入端，晶体
振荡器和时钟输出的编解码器。
6.1.1 CLK
时钟输入：
为CSP1027当输入时钟
该XOSCEN是逻辑低。编解码器的操作限制
CLK到整数的频率为1兆赫至40兆赫或
8 kHz的具体倍数。当XOSCEN被绑定到
逻辑高， CLK输入不是选择的，但应该
绑高或低，以减少输入缓冲器供电。
晶振输出：
该晶体CSP1027手机
编解码器连接XLO和XHI之间。当
水晶不被使用时，此引脚是悬空
和CMOS时钟施加到的CLK 。
6.1.4 XOSCEN
晶体振荡器启用：
当一个逻辑高电平，则
晶体振荡器被选为XLO和XHI引脚。
当一个逻辑低时，输入缓冲器被选择为CLK
引脚和晶体振荡器断电。
注意：
该XOSCEN引脚没有上拉或
下拉器件。请确保它是连接到V
DD
,
连接到V
SS
，或推动有效的逻辑电平。
6.1时钟接口
30
杰尔系统公司
