CSP1027语音频带编解码器
蜂窝手机和调制解调器应用程序
数据表
2002年1月
4.5.2时钟分频器2
ICLK
CKO2
4建筑资讯
（续）
4.5时钟发生器
图17第15页上显示的时钟产生和
分布在CSP1027 。可编程divid-
器可以自定义编解码器采样和主时钟
率，除了标准的各种应用
8 kHz采样，同时允许值的范围
晶体控制的输入时钟。在图17第15页，
XOSCEN是一个芯片的输入，以使晶体振荡器
电路。 XLO和XHI是两根导线的结晶。
CLK为芯片时钟输入，如果不使用该晶体。
CK
S
是内部的编解码器的采样时钟，通常为8 kHz 。
CK
OS
是内部的编解码器的过采样时钟，通常
1兆赫。 CKO1和CKO2是通用时钟
带出了芯片引脚。 CDIV1和CDIV2是亲
可编程除法器具有范围从1到31 CDIV0是
编程为1或2，但额外的时钟脉冲可以是
相加或相减的输出为一个时间周期
下面写控制寄存器
cioc1.
这单
时间的增加或减少的时钟数是
通过ADJMOD与ADJ编程并导致
在CKO1和CK相移
S
输出。 F1是英特
GRAL或分数分频由五个亲控制
示出连接到它可编程系数。与
小数除法， CK的时期
OS
会有所不同，但
CK期
S
将是恒定的。
下面的讨论与晶体振荡器开始
TOR和后跟每个的详细描述
除数块。第45页的第7.5节提供了一些
如何设定时钟的例子。
4.5.1晶体振荡器
该CSP1027有一个可选片内时钟振荡器。
在XOSCEN引脚为逻辑1使晶体振荡
荡器。逻辑0禁止振荡器，它的权力下，
并选择连接到CLK引脚上的输入缓冲器。
要使用振荡器，选择20 MHz至30 MHz的基频
心智模式的结晶，不到一串联电阻
60
和互电容小于7.0 pF的。 CON-
NECT之间的XLO和XHI引脚的晶体，并
添加XLO和地面之间，以及10 pF电容
XHI和地面。该XOSCEN引脚使能和解散
禁止进入晶体振荡器。查看应用程序信息
化优化的振荡器的性能。
÷CDIV2
5-7589 (F)
图18.时钟分频器2
在CDIV2场
cioc0
（见第26页表7 ）套
时钟分频，产生输出时钟，
CKO2 。时钟输出是一个通用的时钟
可用于时钟外部逻辑或处理器。
CDIV2范围从1到31 ，其中0保持输出
低。 RSTB变低套CDIV2到÷16 。 CKO2是
积极而RSTB低，由RSTB同步
要高。
4.5.3时钟分频器0
ADJMOD ，
ADJ
ICLK
÷CDIV0
ICLK0
5-7588 (F)
图19.时钟分频器0
在CDIV0场
cioc1
（见第27页表8）套
时钟分频器产生内部时钟0
（ ICLK0 ）要么除以一个或除以2 。该
ADJMOD和ADJ的领域
cioc1
用于调节
ICLK0的通过提高或降低的相位
对于一个脉冲串的速率ICLK0的，只有一次。这
事件发生在每次控制寄存器
cioc1
写
用ADJ的非零值。例如，让CDIV0是
设置为÷2 ， ADJ七，和ADJMOD一
（提前） 。之后这个字被写入到
cioc1
寄存器
之三，将发生在相同的速率7 ICLK0脉冲
ICLK ，而不是由两个分割。这七个时钟脉冲
CK转移的阶段
OS
， CK
S
和CKO1较早，因而
推进这些时钟。如果ADJMOD被设置为零
（延迟）时， ÷2变为÷3为7个脉冲的
ICLK0 。该CDIV0时钟分频器将暂时改变
在内部，使之通过一分为更大，以延缓
钟，或1以下，以超前的时钟，对光谱
ICLK0周期后指定号码。注意， CDIV0
时钟分频器必须设置两个为了划分为
推进和延迟的时钟。如果CDIV0时钟分频器
置1来划分，一次只能延缓时钟。
杰尔系统公司
16
