位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1541页 > ADS6128IRGZT > ADS6128IRGZT PDF资料 > ADS6128IRGZT PDF资料4第9页
ADS6149/ADS6129
ADS6148/ADS6128
www.ti.com
.....................................................................................................................................................
SLWS211B - 2008年7月 - 修订2008年10月
数字化的特征 - ADS614x和ADS612x
该DC规格参考，其中数字输出不交换条件，但长期在一个有效的逻辑
0级或1 AVDD = 3.3 V ， DRVDD = 1.8 V
参数
数字输入 - RESET ， SCLK ， SDATA ， SEN
(1)
高电平输入电压
低电平输入电压
高层次的输入电流
低电平输入电流
输入电容
数字输出 - CMOS接口（引脚D0到D13和OVR_SDOUT ）
高电平输出电压
低电平输出电压
输出电容（内部设备）
数字输出 - LVDS接口（引脚D0_D1_P / M为D12_D13_P / M）
(4)
V
ODH
，高电平输出电压
(5)
V
ODL
，低电平输出电压
(5)
V
OCM
，输出共模电压
输出电容
(1)
(2)
(3)
(4)
(5)
电容设备内部，从任一输出到
地
275
–425
1
350
–350
1.2
2
425
–275
1.3
mV
mV
V
pF
DRVDD
0
2
V
V
pF
SDATA ， SCLK
(2)
SEN
SEN
(3)
测试条件
ADS6149/ADS6148/
ADS6129/ADS6128
民
1.3
0.4
16
10
0
–20
4
典型值
最大
单位
所有数字输入支持1.8V和3.3V CMOS逻辑
水平
VHIGH = 3.3V
VHIGH = 3.3V
VLOW = 0V
VLOW = 0V
V
V
A
A
pF
SDATA ， SCLK
SCLK ， SDATA ， SEN功能为数字输入引脚串行配置模式。
SDATA ， SCLK内部有200 kΩ上拉下拉电阻
森内部100 kΩ上拉电阻到AVDD 。由于上拉弱， SEN也可以通过1.8V或3.3V CMOS缓冲器驱动。
OVR_SDOUT具有CMOS输出逻辑电平，通过DRVDD电压决定。
与外部100
终止
Dn_Dn+1_P
Dn_Dn+1_P
逻辑0
V
ODL
= ± 350 mV的
Dn_Dn+1_M
Dn_Dn+1_M
V
OCM
V
OCM
(1)
逻辑1
V
ODH
= 350毫伏
(1)
GND
GND
T0399-01
图1. LVDS电压电平
2008 ，德州仪器
提交文档反馈
9
产品文件夹链接（ S） ：
ADS6149 / ADS6129 ADS6148 / ADS6128
