DM74LS191同步4位加/减计数器模式控制
1986年8月
修订后的1999年2月
DM74LS191
同步4位加/减计数器模式控制
概述
该DM74LS191电路是同步的，可逆的，向上/
减计数器。同步操作是由hav-提供
荷兰国际集团的所有触发器同时提供时钟，从而使输出端
同时改变时，通过使转向指示
逻辑。这种操作模式，无需输出减计数
荷兰国际集团通常与异步的相关峰值（纹波
时钟）计数器。
四个主从的输出触发器被触发
在时钟输入的一个低到高的电平转换，如果
使能输入为低电平。为高电平时使能输入抑制
计数。在任使能输入或水平的变化
向下/向上的输入应仅在时钟输入
HIGH 。计数的方向由电平来确定
的向下/向上的输入。低电平时，计数器开始计数
和HIGH的时候，倒计时。
该计数器是完全可编程的;即，输出可
被放置在低负载输入预置要么水平
和输入的数据输入所需的数据。输出
将改变独立的时钟输入端的电平。这
特征允许计数器被用作模N divid-
ERS通过简单地修改计数长度与预设
输入。
时钟，上/下和负载输入缓冲，以降低
该驱动器的要求;其中显著降低num-
时钟驱动器等的误码率，需要长期并行的话。
两个输出端已提供执行磁带式
cading功能：时钟纹波和最大/最小计数。
后者的输出产生一个高电平的输出脉冲与
持续时间约等于的一个完整周期
当计数器溢出或下溢时钟。纹波
时钟输出产生一个低电平输出脉冲等于在
宽度为时钟输入的低电平部时的
溢或下溢条件存在。计数器可以是
由脉动时钟输出馈送到容易级联
使后续的柜台，如果并行时钟输入
被使用时，或到时钟输入，如果平行使被使用。
最大/最小计数输出可以被用来
完成先行于高速运行。
特点
s
二进制计数
s
单向下/向上计数控制线
s
计数使能控制输入
s
纹波时钟输出的级联
s
异步预置与负载控制
s
并行输出
s
级联的n位应用程序
s
平均传输延迟为20ns
s
典型的时钟频率为25 MHz
s
典型功耗为100 mW
订购代码：
订单号
DM74LS191M
DM74LS191N
包装数
M16A
N16E
包装说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150 “窄体
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ， 0.300 “宽
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
1999仙童半导体公司
DS006405.prf
www.fairchildsemi.com
