F71858
T10
T6
1
2
3
4
5
6
7
8
9
10
11
PS2CLK
T9
T7 T8
T11
开始
位
B0
B1
B2
T12
T13
PS2DAT
B3
B4
B5
B6
B7
P
停止
位
确认
主机发送到PS / 2设备的时序图
9.4.2
号
T1
T2
T3
T4
T5
T6
T7
T8
LPC接口
描述
LFRAME ＃驱动器后PCICLK上升沿低
LFRAME ＃驱动器后PCICLK上升沿高
LDA [3：0 ]后PCICLK的上升沿浮
LDA [3：0 ]设置时间到PCICLK的上升沿
LDA [3：0 ]从PCICLK的上升沿保持时间
PCICLK期
PCICLK低的持续时间
PCICLK高的时间
LPC接口时序表
7
0
27
12
12
33
分钟。
2
2
马克斯。
12
12
28
单位
nS
nS
nS
nS
nS
nS
nS
nS
典型的时序主机读
PCICLK
T1
T2
T4
LFRAME ＃
LAD [ 3：0]
开始
DIR
T3
地址地址地址地址HTAR
4或8
钟
T5
HZ
0110
0-i
钟
SYNC
1-j
钟
数据
数据
PTAR
HZ
2 - 2k
钟
主机读取时序图
典型的时序主机写
59
2007年7月
V.26P
