位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第640页 > PI7C8150AMAE > PI7C8150AMAE PDF资料 > PI7C8150AMAE PDF资料1第99页
PI7C8150A
双端口PCI至PCI桥接器
15.2.3
REPORTING奇偶校验错误
为所有的地址段中，如果检测到一个奇偶错误时，错误应该在报
P_SERR_L信号通过认定P_SERR_L为一个周期，然后-3-说明两个周期
之后，错误的地址。 P_SERR_L只能被断言，如果第6位和8中的命令
寄存器都被设置为1的写入数据的阶段，应通过报出奇偶错误
断言P_PERR_L信号数据阶段后两个周期，应该保持有效
为当第6位命令寄存器中被设置为1个周期的目标报告的任何类型的
在写周期数据的奇偶校验错误，而主报告中的数据奇偶校验错误时的
读周期。
检测地址奇偶错误会导致PCI至PCI桥的目标不索赔
总线（ P_DEVSEL_L仍然停止），然后循环将终止与主
中止。当桥在读取过程中循环的结果是作为主，一个数据奇偶错误
大桥主发起硕士中止。
15.2.4
二级IDSEL映射
当PI7C8150A检测到类型1配置事务对连接到设备
第二，它转换的类型1交易类型0的事务上下游
界面。类型1的配置格式使用的P_AD [ 15:11 ] 5位现场为设备
号。这被翻译成S_AD [31:16]由PI7C8150A 。
16
IEEE 1149.1兼容的JTAG控制器
一个IEEE 1149.1兼容的测试访问端口（ TAP）控制器和相关的TAP引脚
提供支持边界扫描的PI7C8150A板级连续性测试和
诊断。分配的TAP引脚TCK ， TDI ， TDO ， TMS和TRST_L 。所有的数字
除了TAP引脚的输入，输出，输入/输出引脚进行测试。
在IEEE 1149.1测试逻辑由TAP控制器，指令寄存器，并
一组测试数据寄存器，包括旁路和边界扫描寄存器。技术咨询
控制器是一个同步16状态机的测试时钟（ TCK ）和测试驱动
模式选择（TMS ）引脚。设置上电复位电路的独立电源，以保证在
该机在TEST_LOGIC_RESET状态在上电时。在JTAG信号线不
有源当在PCI资源正在工作的PCI总线周期。
PI7C8150A实现3个基本指令：BYPASS ， SAMPLE / PRELOAD和
EXTEST 。
16.1
边界扫描结构
边界扫描测试逻辑由一个边界扫描寄存器和支持逻辑。这些都是
通过测试访问端口（ TAP）的访问。在TAP提供了一个简单的串行接口
允许所有的处理器信号引脚被驱动和/或取样，从而提供直接
控制和监视处理器针脚在系统级别。
第99页111
2006年4月 - 修订版1.1
06-0057
