位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1253页 > AD5227BUJZ50-R22 > AD5227BUJZ50-R22 PDF资料 > AD5227BUJZ50-R22 PDF资料2第11页
AD5227
Ⅴ的变化
WB
是已知的条件是AD5227具有不
达到最大或最小比例。如果忽略
抽头电阻的作用，传递函数可
简化
V
WB
= +
V
WB
=
CP
V
A
U / D = 1
64
CP
V
A
U / D = 0
64
端电压操作范围
该AD5227设计了内置ESD保护二极管
（图29） ，但二极管还设置了端子的边界
的工作电压。电压出现在终端A，B或W的
超过V
DD
超过0.5伏是由二极管和夹紧，
因此，提升V
DD
。之间有没有极性限制
V
AB
, V
WA
和V
WB
的，但它们不能是比V更高
DD
-to - GND 。
(3)
(4)
上电和断电排序
因为ESD保护二极管，重要的是功率
在V
DD
施加任何电压端子A，B和W前
否则，二极管正向偏置，使得V
DD
可以
供电无意中和可影响系统的其它部分
电路。同样，V
DD
应最后断电。理想
上电顺序是按以下顺序： GND ，V
DD
, V
A / B / W
,
和数字输入。
V
DD
A
W
04419-0-031
与变阻器模式下操作，其中的绝对容差
高电位模式操作产生一种近乎比例
CP / 64的具有相对小的误差贡献的函数
第r
W
任期。公差的效果，因此，几乎取消了。
虽然该薄膜步骤电阻R
S
和CMOS开关
电阻R
W
，有非常不同的温度系数，在
比例调整也降低了整体温度
系数为5ppm / ℃，除了在低的值的代码，其中R
W
占主导地位。
电位器模式操作包括运算放大器的增益
在其他配置。在A ，W和B的终端可
输入或输出端和没有极性的约束
只要| V
AB
|, |V
WA
|和| V
WB
|不超过V
DD
-to - GND 。
B
GND
图29.最大端电压设定为V
DD
和GND
数字接口
该AD5227包含一个3线串行输入接口。三
输入是时钟（CLK） ，芯片选择（CS ） ，并且向上/向下控制
（ U / D） 。这些输入可以数字，以获得最佳的控制
速度和灵活性
当CS被拉低，一个时钟脉冲递增或递减
上/下计数器。方向用的状态决定
在U / D引脚。当U / D的特定状态仍然存在，
设备继续下CON-同一方向改变
secutive时钟直到它的电阻设置的末端。
所有数字输入， CS ， CLK和U / D引脚，以保护用
串联输入电阻和一个并联的齐纳ESD结构如
在图28中所示。
1k
逻辑
04419-0-030
布板和电源偏置
它是利用紧凑，最小导线长度一个很好的做法
布局设计。引线的输入应尽可能直接作为
能够以最小的导体长度。接地路径
应具有低电阻和低电感。这也是很好
练习绕过电源提供优质电容。
低ESR （等效串联电阻） 1 μF至10 μF的钽
或电解电容应在电源被应用
尽可能减少瞬态干扰和滤除低频
纹波。
图30显示了基本的电源旁路配置
对于AD5227 。在AD5227的接地引脚是一个数字
应连接到公共接地参考地
在单个点处，以尽量减少在数字地面反弹。
AD5227
V
DD
+
C2
10F
C1
0.1F
V
DD
图28.等效ESD保护数字引脚
GND
04419-0-032
图30.电源旁路
第0版|第11页16
