位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1577页 > ADC08B200QCIVS > ADC08B200QCIVS PDF资料 > ADC08B200QCIVS PDF资料2第27页
ADC08B200 / ADC08B200Q
表3.工作模式
PD
1
0
0
0
0
0
PDADC
x
1
x
0
0
1
仁文
x
0
0
0
1
1
x
0
1
0
x
x
电源状态
关闭
运行状况
关机，非经营性
缓冲区活动， ADC
ADC断电，无数据可以被捕获。缓冲器可以被读出。
关闭
活跃
活跃
活跃
数据被从缓冲区中读出的RCLK
如果缓冲器被旁路，数据是存在于输出总线。如果缓冲器的情况下，
该芯片已准备好将数据捕获到缓冲器中。
ADC的数字输出被捕获到缓冲器。任志强输入
被忽略。
缓冲区活动， ADC
禁止的。
文输入被忽略。
关闭
和
图3中，
除了输入放大器示出没有任何
增益和失调调整。的总标称增益
输入放大电路是1.98和标称-3 dB的输入
带宽大约为195兆赫。注意，该电路不
示出抗混叠滤波器。
将50 MHz的时钟振荡器，用于将输入时钟源。
该MULT0输入接地， MULT1输入手段高
（ FROM
表1）
这个50MHz的输入时钟乘以
通过4个内部锁相环提供200 Msps的捕获率。
由于BSIZE0和BSIZE1引脚均为高时，内部
捕获缓冲器的大小设置为1024字节（见
表2）。
数据
写内部缓冲区时，将自动停止
缓冲区满，因为反潜输入为高。在FF （满标志）
变高时，缓冲区满，数据准备好被读取。
该OEDGE引脚为高电平，表示输出数据将跃迁
化在DRDY输出的上升。由于PD引脚
接地和OE引脚为高电平时，该装置将永远
彻底断电，输出始终是恩
体健。由于PDADC销从控制驱动
设备时，ADC也可以断电，而使输出
缓冲活性，当装置缓冲器正在读取时，或者当
该装置是不使用。
该ADC08B200和接收之间的数字线
器件具有33欧姆的信号源端源之三
minators ，假定大约20欧姆的输出阻抗
和50欧姆的线。复位和PDADC线没有三 -
及时停止，因为这些是基本上直流线，它是AS-
想当然地认为他们不频繁切换。
表4.缓冲区写入/读取
BSIZE1 BSIZE0仁文
0
0
1
1
0
1
1
0
1
0
1
1
0
1
x
1
1
1
0
0
0
x
x
x
x
1
1
1
缓冲功能
绕过缓冲区
写256个字节的缓冲区
写512字节的缓冲区
写至1k字节的缓冲区
从256字节的缓冲区读
从512字节的缓冲区读
从1K字节的缓冲区读
10.0测试图案输出
该ADC08B200具有测试模式，从而将数据输出
有可被用来"train"接收的测试模式
设备，如可编程逻辑器件。该测试模式是通过强制调用
V的电位
A
/ 2在OEDGE / TEN输入。有一个片
片内上拉电阻，在这个引脚，所以设备一解释
在这个引脚悬空的输入是一个逻辑高电平。这个模式被用来
测试缓冲器的完整性，所以RCLK （读时钟）
输入必须被用来获得的输出模式。
被放出来的测试模式是一个不断重复的巳
燕鸥的输出码00H - FFH - 00H - FFH - 00H 。注意
作为被调用的测试模式这种模式重复，只要和
RCLK运行，以便每隔一个时间逻辑低AP-
梨这将是目前的2位时间。
11.0应用实例
图4
示出了一个典型的应用程序的一个例子。该模拟
日志输入和参考电路中的描述
图2
27
www.national.com
