DM74LS74A双上升沿触发D触发器与预置，清除和互补输出
1986年8月
修订后的2000年3月
DM74LS74A
双上升沿触发D触发器与
预设，明确和互补输出
概述
该器件包含两个独立的正边沿触发
复位此输出D触发器具有互补输出。在Infor公司
息上的D输入端是通过在触发器接受
在时钟脉冲的正向边沿。触发
发生在电压电平，并且不直接相关的
在时钟的上升沿的转换时间。上的数据
而在时钟为低时或在D输入端，可以改变
高而不影响输出只要数据
建立和保持时间不受侵犯。在低逻辑电平
预置或清除投入将置位或复位输出
不管其它输入端的逻辑电平。
订购代码：
订单号
DM74LS74AM
DM74LS85ASJ
DM74LS74AN
包装数
M14A
M14D
N14A
包装说明
14引脚小外形集成电路（ SOIC ） ， JEDEC MS- 120 ， 0.150窄
14引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
14引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
接线图
功能表
输入
PR
L
H
L
H
H
H
CLR
H
L
L
H
H
H
CLK
X
X
X
↑
↑
L
D
X
X
X
H
L
X
Q
H
L
H
L
Q
0
输出
Q
L
H
L
H
Q
0
H（注1 ）H （注1 ）
H
=
高逻辑电平
X
=
高或低逻辑电平
L
=
低逻辑电平
↑ =
正跳变
Q
0
=
Q的指示的输入条件之前的输出逻辑电平分别
确立。
注1 ：
该结构是非稳恒;也就是说，它不会坚持任何时候
预设和/或清除输入回到自己无效（高）级。
2000仙童半导体公司
DS006373
www.fairchildsemi.com
