P LIM INA RY

PLL650-04

低EMI时钟为10/100 PHY和千兆以太网

特点

引脚配置

XIN

XOUT / SSTE * ^

GND

VDD

CLKOUT_EN ^

VDD

CLKOUTO

CLKOUTO

FS1^

CLKOUTO

1

2

3

4

5

6

7

8

9

10

20

19

18

17

16

15

14

13

12

11

VDD

50M_EN^

25MHz/25M_EN*^

GND

50MHz

GND

CLKOUTO

FS0

CLKOUTO

GND

全CMOS输出摆幅与25 mA输出驱动

能力的TTL电平。

先进的低功率，亚微米CMOS工艺。

25MHz的基频晶体或时钟输入。

低抖动（ < 80ps周期到周期）

25 MHz和50 MHz的输出

五CLKOUT可选择90间， 100 ， 125 ， 133 ，

145和150兆赫。

SSTE （ SST启用）低EMI选择的CLKOUT 。

输出使能功能。

在所有的钟表零PPM合成误差。

理想的网络交换机。

工作电压为3.3V 。

可提供20引脚150mil SSOP

.

注意：

^ ：内部上拉电阻* ：双向针 ：低EMI输出

PLL 650-04

描述

该PLL650-04是一种低成本，低抖动，高

高性能时钟合成器。随着PhaseLink专利

模拟锁相环技术，芯片接受

25.0 MHz晶体，并产生多个输出的时钟

网络芯片。可选择一个CLKOUT信号

频率（ 25MHz的， 48MHz的， 50MHz的， 90MHz的， 100MHz的，

125MHz的， 133MHz的， 145MHz或150 MHz）的可在5

输出管脚。通过SST使能（ SSTE ）选择时，

CLKOUT信号可以被调制以降低EMI通过

扩频技术。输出使能选择器

可用于启用/禁用输出信号。

选型表

FS1

0

0

0

1

1

1

FS0

0

M

1

0

M

1

CLKOUT

90兆赫

100兆赫

125兆赫

133兆赫

145兆赫

150兆赫

SSTE

0

1

SST

调制

±0.25%

中心

关闭

三电平输入引脚： 0 =连接到GND

M =未连接， 1 =连接到VDD

框图

25M_EN （启用）

XIN

XOUT

XTAL

OSC

1

25MHz

50M_EN （启用）

FS（ 0：1 ）

控制

逻辑

1

50MHz

CLKOUT_EN （启用）

SSTE

（ SST启用）

5

CLKOUT （ 90 100 ， 125 ， 133 ，

145或150兆赫）

47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991

www.phaselink.com

转05年5月31日第1页