在每种情况下，应当小心以确保输出
驾驶+ IN和-IN输入的源阻抗
匹配。如果这没有观察到，这两个输入端可以有
建立时间不同。这可能导致偏移误差，增益
误差和线性误差，随着温度改变
和输入电压。如果阻抗不匹配，则
误差可以通过给ADS7817更采集被减少
化时间。
在模拟输入端的输入电流取决于许多
的因素：采样速率，输入电压，而源阻抗。
从本质上讲，目前进入ADS7817充电接口
在样本期间NAL电容阵列。在此之后
电容被完全充电，也没有进一步的输入
电流。模拟输入电压源必须能够
到输入电容（ 15pF的）充电到一个12位的沉降
在1.5个时钟周期的水平。当转换器进入
在保持模式或当它处于掉电模式下，
输入阻抗大于1GΩ 。
必须小心，就绝对模拟输入
电压。 IN输入+应始终保持在该
GND -300mV到V的范围内
CC
+ 300mV的。在-in输入
要始终保持GND -300mV到的范围内
4V 。在这些范围之外，该转换器的线性度可
不符合规格。
较低的基准电压，格外小心，应采取
提供一个干净的布局，包括足够的旁路，干净
电源，一个低噪声基准，和一个低噪声的输入
信号。由于LSB大小为低，转换器也将
是错误的外部源，如附近更敏感
数字信号和电磁干扰。
必须由外部基准来提供的电流
将依赖于转换结果。电流是最低的
在负满量程（ 800H ），并通常是15μA在一
200kHz的转换率（25 ℃）。对于相同的条件下，在
电流将增加，因为模拟输入接近正
满刻度，地址为7FFh的输出结果达到25μA 。该
没有电流线性增加，而是取决于在一定
度，在数字输出的位模式。
基准电流减小，直接与两个转换
锡永率和基准电压。从当前
基准上绘制每一位决定，时钟CON组
变频器在给定的转换期更迅速地将
不从基准减小总电流消耗。该
参考电流的变化只是略有温度。
见曲线， “参考电流与采样率”和
在典型性“参考电流与温度”
有关更多信息，曼斯曲线段。
数字接口
参考输入
外部基准设定模拟输入范围。该
ADS7817将与在100mV的范围内的基准操作
到2.5V 。有这样几个重要的影响。
作为基准电压减小时，模拟电压
重量的每一个数字输出码降低。这通常是
被称为LSB（最低显著比特）的大小，并等于
以2倍于基准电压除以4096。这
意味着固有的A / D任何失调或增益误差
转换器将出现增加，在尺寸的LSB的方面，如
参考电压被降低。典型的表现
“变化中的偏移VS参考电压”的曲线，
“更改增益VS参考电压”提供详细信
息。
固有的转换器的噪声也将出现
增加与较低的LSB大小。与2.5V参考，
该转换器的内部噪声通常不仅有助于
0.52 LSB的峰 - 峰电势误差对输出代码。
在外部基准为100mV ，潜在的错误
从内部噪声的贡献将是25倍larger-
13个LSB 。由于内部噪声的误差是高斯的
性质，并且可以通过平均连续转换可以减少
锡永的结果。
有关噪音的更多信息，请参考典型
性能曲线“有效位数VS参考
电压“和”峰 - 峰值噪声VS参考电压“ 。
需要注意的是比特的有效数量（ ENOB）的数字是
基础计算的所述转换器的信号与（噪声+失真
）带一个1kHz时， 0分贝输入信号。 SINAD涉及
ENOB如下： SINAD = 6.02 ENOB + 1.76 。
串行接口
该ADS7817与微处理器和其他通信
通过同步3线串行接口的数字系统
在图4和表Ⅰ中。 DCLOCK信号所示
同步与每个比特是和Transmit数据传送
泰德上DCLOCK的下降沿。大多数接收系统
将捕获的DCLOCK的上升沿的位流。
但是，如果最小保持时间程序D
OUT
是可以接受的，
该系统可以使用DCLOCK的下降沿捕获
每个位。
符号
t
SMPL
t
CONV
t
CYC
t
惩教署
t
SUCS
t
HDO
t
DDO
t
DIS
t
en
t
f
t
r
描述
模拟输入采样时间
转换时间
吞吐率
CS下降沿到
DCLOCK低
CS下降沿到
DCLOCK上升
DCLOCK下降到
电流D
OUT
无效
DCLOCK下降到下一页
D
OUT
有效
CS上升到D
OUT
三州
DCLOCK下降到D
OUT
启用
D
OUT
下降时间
D
OUT
上升时间
30
15
85
25
50
70
60
150
50
100
100
100
民
1.5
12
200
0
典型值
最大
2.0
单位
CLK周期
CLK周期
千赫
ns
ns
ns
ns
ns
ns
ns
ns
表一，时序规格-40 ° C至+ 85°C 。
ADS7817
SBAS066A
9
