位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第153页 > XCF32PVOG48C > XCF32PVOG48C PDF资料 > XCF32PVOG48C PDF资料1第23页
R
Platform Flash在系统可编程配置PROM
AC特性在工作条件级联时
X -参考目标 - 图10
OE /复位
CE
CLK
CLKOUT
（可选）
数据
最后一位
T
CDF
T
CODF
T
OCE
T
OOE
第一位
T
玉珠
T
COCE
首席执行官
ds123_23_102203
符号
描述
CLK输出浮动延迟
(2,3)
当V
CCO
= 2.5V或3.3V
CLK输出浮动延迟
(2,3)
当V
CCO
= 1.8V
CLK首席执行官延迟
(3,5)
当V
CCO
= 2.5V或3.3V
CLK首席执行官延迟
(3,5)
当V
CCO
= 1.8V
行政长官CEO延迟
(3,6)
当V
CCO
= 2.5V或3.3V
行政长官CEO延迟
(3,6)
当V
CCO
= 1.8V
OE / RESET首席执行官延迟
(3)
当V
CCO
= 2.5V或3.3V
OE / RESET首席执行官延迟
(3)
当V
CCO
= 1.8V
CLKOUT首席执行官延迟当V
CCO
= 2.5V或3.3V
CLKOUT首席执行官延迟当V
CCO
= 1.8V
CLKOUT输出浮动延迟
当V
CCO
= 2.5V或3.3V
CLKOUT输出浮动延迟当V
CCO
= 1.8V
XCF01S ， XCF02S ，
XCF04S
民
最大
25
35
20
35
20
35
20
35
–
–
–
–
XCF08P ， XCF16P ，
XCF32P
民
–
–
–
–
–
–
–
–
–
–
–
–
单位
最大
20
20
20
20
80
80
80
80
20
20
25
25
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
T
CDF
–
–
–
–
–
–
–
–
–
–
–
–
T
玉珠
T
OCE
T
OOE
T
COCE
T
CODF
注意事项：
1.
2.
3.
4.
5.
6.
AC测试负载= 50 pF适用于XCF01S / XCF02S / XCF04S ; 30 pF对于XCF08P / XCF16P / XCF32P 。
浮延迟测量采用5 pF交流负载。转变是从稳态活性水平的测量± 200 mV的。
通过设计保证，未经测试。
所有AC参数测量V
IL
= 0.0V和V
IH
= 3.0V.
对于级联的PROM ，如果FPGA的两用配置数据引脚设置为持续的配置引脚，最小周期为
增加的基础上， CLK为CEO和CE数据传输延迟：
- T
CYC
最小 - 吨
玉珠
+ T
CE
+ FPGA的数据建立时间
- T
CAC
最大= T
玉珠
+ T
CE
对于级联的PROM ，如果FPGA的两用配置数据引脚成为通用I / O引脚配置后;以允许
禁用传播到级联的PROM ，避免争用的数据线下面的配置中，最小周期为
增加的基础上， CE首席执行官和CE数据传输延迟：
- T
CYC
最小 - 吨
OCE
+ T
CE
- T
CAC
最大= T
玉珠
+ T
CE
DS123 （ v2.17 ） 2009年10月26日
产品speci fi cation
www.xilinx.com
23
