位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第334页 > HMT125V7AFP4C-H9 > HMT125V7AFP4C-H9 PDF资料 > HMT125V7AFP4C-H9 PDF资料1第7页
2.2输入/输出功能描述
符号
CK0
CK0
CK1
CK1
TYPE
IN
IN
IN
IN
极性
正线
负极线
功能
差分对的系统时钟输入端，其驱动输入的正线
在上-DIMM时钟驱动器。
差分对的系统时钟输入端，用于驱动所述的负线
输入到上-DIMM，时钟驱动器。
正线终止，但在安装RDIMM不使用
负极线终止，但上的RDIMM不使用
CKE高电平激活，和CKE低停用内部时钟信号，并
器输入缓存器和所述的SDRAM的输出驱动器。以CKE低
提供预充电掉电和自刷新操作（所有
银行闲置） ，或ACTIVE POWER DOWN （行积极参与任何银行）
启用命令解码器SDRAM时的相关排名
低，禁止decoders.When解码器被禁用，新的命令
被忽略和以前的操作continue.Other这些组合
输入信号进行独特的功能，包括禁止所有输出
（除CKE和ODT ）的DIMM或访问内部寄存器（S ）的
控制字中的寄存器器件（多个） 。对于模块具有两个寄存器
TER值， S [ 3：2]类似地操作到S [ 1：0]为第二组寄存器输出的
提出或注册控制字。
当钟， CAS ， RAS ，和WE的正上升沿采样
德音响网元的操作由SDRAM中执行。
片上终端的控制信号
参考电压DQ0 - DQ63和CB0 - CB7
参考电压为A0 -A15 ， BA0 - BA2 ， RAS ， CAS，WE ， S0 ， S1 ， CKE0 ，
CKE1 ， Par_In ， ODT0和ODT1 。
电源为DDR3 SDRAM输出缓冲器提供改进
抗干扰能力。对于目前所有的DDR3无缓冲DIMM的设计，V
DD
Q
共享同一个电源层与V
DD
销。
其中8 SDRAM银行被激活选择。
BA0 - BA2确定哪个银行的积极，读，写或预充电的COM
命令正在applied.Bank地址也决定了模式寄存器将被
期间MRS周期访问。
所提供的行地址为有效的命令和列地址
和自动预充电位读/写命令，选择一个位置
在各个bank.A10存储器阵列的过程中被采样
预充电命令，以确定是否预充电适用于一个
银行（ A10 LOW）或所有银行（ A10 HIGH ）。如果只有一个银行是预
充电时，该银行被选中BA.A12也用于BL 4/8 identifi-
阳离子的CAS命令的过程中“飞BL” 。地址输入也
在模式寄存器设置命令提供的操作码。
数据和校验位输入/输出引脚。
CKE0–CKE1
IN
高电平有效
S0–S3
IN
低电平有效
RAS ， CAS ， WE
ODT0–ODT1
V
REF
DQ
V
REF
CA
IN
IN
供应
供应
低电平有效
高电平有效
V
DD
Q
供应
BA0–BA2
IN
—
A0-A9
A10/AP
A11
A12/BC
A13-A15
IN
—
DQ0–DQ63,
CB0–CB7
I / O
—
修订版0.2 / 2008年12月
7
