ATA6832
2.引脚配置
图2-1 。
QFN24管脚
PGND3
PGND1
OUT1S
OUT1F
PGND2
OUT2S
OUT3S
OUT3F
CS
DI
CLK
PWM
1
2
3
4
5
6
18 17 16 15 14 13
12
11
10
9
8
7
OUT2F
VS2
VS1
VCC
GND
DO
表2-1 。
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
引脚说明
符号
OUT3S
OUT3F
CS
DI
CLK
PWM
DO
GND
VCC
VS1
VS2
OUT2F
OUT2S
PGND2
OUT1F
OUT1S
PGND1
PGND3
功能
仅用于最终测试中使用，以连接到OUT3F
半桥输出3 ;通过内部连接功率MOS高压侧开关3和低侧开关3形成
内部反向二极管;短路保护;超温保护;诊断和短
负载开路
片选输入;有内部上拉5V CMOS逻辑电平输入;
低=串行通信已启用，高=禁用
串行数据输入; 5V CMOS带内部上拉下来的逻辑电平输入;从控制接收串行数据
装置; DI预计有16位控制字LSB在前转移
串行时钟输入; 5V CMOS带内部上拉下来的逻辑电平输入;
控制串行数据输入接口和内部移位寄存器（六
最大
= 2兆赫）
PWM输入;有内部下拉5V CMOS逻辑电平输入
串行数据输出; 5V CMOS逻辑电平的三态输出，用于输出（状态）寄存器的数据;将16位状态
信息的微控制器（ LSB首先转移） ;输出将保持三态，除非设备是
由CS选择=低;这允许多个芯片上只有一个数据输出线运行
地
逻辑电源电压（ 5V ）
电源，用于输出级的OUT1和OUT2 ;内部电源
电源的输出级OUT2和OUT3 ;内部电源
半桥输出2 ;通过内部连接功率MOS高侧开关2和低侧开关2形成
内部反向二极管;短路保护;超温保护;诊断和短
负载开路
仅用于最终测试中使用，以连接到OUT2F
电源地OUT2
半桥输出1 ;通过内部连接功率MOS高压侧开关1和低侧开关1形成
内部反向二极管;短路保护;超温保护;诊断和短
负载开路
仅用于最终测试中使用，以连接到OUT1F
电源接地OUT1
电源地OUT3
3
4951D–AUTO–08/09
