飞利浦半导体可编程逻辑器件
产品speci fi cation
PAL器件
16L8 ， 16R8 ， 16R6 ， 16R4
PLUS16R8D / -7系列
时序图
1, 2
+3V
I，B
（输入）
1.5V
1.5V
0V
t
IH
CLK
1.5V
t
IS
+3V
1.5V
1.5V
时序定义
符号
t
长实
t
CKL
t
CKP
t
IS
参数
宽度的输入时钟脉冲。
时钟脉冲之间的时间间隔。
时钟周期。
之间所需的延迟
开始有效输入和
时钟的上升沿。
之间所需的延迟
时钟的上升沿和
有效的输入数据的结束。
之间的正延迟
和时钟过渡时
触发器的内部Q输出
变为有效。
之间的正延迟
和时钟过渡时
输出变成有效（有
OE低） 。
的开始之间的延迟
输出使能低，当
输出变为有效。
的开始之间的延迟
输出使能高，当
输出处于关闭状态。
预定义之间的延迟
输出使能高，而且
当组合输出
成为有效的。
预定义之间的延迟
输出使能低，当
组合输出是
关闭状态。
V之间的延迟
CC
（后
上电），并且当触发器
输出变为“1”的预设
（内部Q输出为“0” ） 。
之间的传播延迟
组合输入和
输出。
t
IS
t
长实
t
CKL
t
CKP
Q
（寄存输出）
1.5V
V
T
t
CKO
t
OD1
OE
1.5V
1.5V
t
OE1
FL IP- FL运算输出
+3V
1.5V
O，B
（组合
输出）
I，B
（ OUTPUT
启用）
4.5V
Q
（注册
输出）
I，B
（输入）
CLK
t
IS
注意事项：
1.输入脉冲幅度为0 3V 。
2.输入上升和下降时间为2.5ns 。
1993年9月10日
V
CC
t
PPR
I，B
（输入）
t
PD
1.5V
t
OE2
t
OD2
+3V
+1.5V
0V
+1.5V
门输出
1.5V
1.5V
V
OL
t
CKO
+3V
1.5V
0V
t
IH
1.5V
t
长实
t
是+
t
CKF
1.5V
t
CKL
t
IS
+3V
1.5V
0V
1.5V
上电复位
V
T
0V
V
OH
V
OL
+3V
t
IH
0V
t
CKF
t
CKO
0V
t
OE1
V
OH
t
OD1
V
OL
t
OE2
t
OD2
V
CC
t
PPR
0V
t
PD
V
OH
频率定义
f
最大
没有反馈：
由下式确定
最小时钟周期，
1/(t
CKL
+ t
长实
).
内部反馈：
由内部确定
从触发器的输出延迟
通过内部反馈
和阵列到触发器
输入， 1 / （T
IS
+ t
CKF
).
外部反馈：
通过时钟到输出确定
延迟和输入设置时间，
1/(t
IS
+ t
CKO
).
48
