恩智浦半导体
PCA9541
2比1的余
2
C总线主调节器具有中断逻辑和复位
13.动态特性
表18 。
符号
动态特性
参数
条件
标准模式快速模式I
2
C总线单元
I
2
C总线
民
t
PD
传播延迟
（ SDA_MSTn到
SDA_SLAVE ）或
（ SCL_MSTn到
SCL_SLAVE ）
[1]
最大
0.3
-
民
最大
0.3
ns
-
f
SCL
f
SCL （ INIT / REC ）
t
BUF
t
HD ; STA
t
低
t
高
t
SU ; STA
t
SU ; STO
t
HD ; DAT
t
SU ; DAT
t
r
t
f
C
b
t
SP
t
VD ; DAT
t
VD ; ACK
INT
SCL时钟频率
SCL时钟频率
（总线初始化/总线恢复）
停止之间的总线空闲时间
启动条件
保持时间（重复）启动条件
SCL时钟的低电平周期
高周期的SCL时钟
建立时间重复START
条件
建立时间为停止条件
数据保持时间
数据建立时间
上升SDA和SCL信号的时间
秋季SDA和SCL信号的时间
容性负载为每个公交专线
尖峰必须是脉冲宽度
由输入滤波器抑制的
数据有效时间
数据有效确认时间
HIGH到LOW
低到高
[5]
[5]
[2]
0
50
4.7
4.0
4.7
4.0
4.7
4.0
0
[3]
250
-
-
-
-
-
-
-
-
-
INT_IN输入
INT_IN输入
1
0.5
4
SDA清晰
[6][7]
100
150
-
-
-
-
-
-
3.45
-
1000
300
400
50
1
0.6
1
4
2
-
-
-
-
-
0
50
1.3
0.6
1.3
0.6
0.6
0.6
0
[3]
100
20 + 0.1C
b[4]
20 + 0.1C
b[4]
-
-
-
-
-
-
-
1
0.5
4
500
0
400
150
-
-
-
-
-
-
0.9
-
300
300
400
50
1
0.6
1
4
2
-
-
-
-
-
千赫
千赫
s
s
s
s
s
s
s
ns
ns
s
pF
ns
s
s
s
s
s
s
s
ns
ns
ns
t
V（ INT_IN -的INTn ）
从引脚INT_IN有效时间至引脚的INTn
信号
t
D（ INT_IN -的INTn ）
从销INT_IN延时引脚的INTn
待用
t
W（ REJ ）长
t
W（ REJ ）H
RESET
t
W（ RST ）长
t
RST
t
REC ; STA
[1]
[2]
[3]
低电平时甩
高层次的抑制时间
低电平复位时间
复位时间
恢复时间启动条件
500
0
通门的传播延迟是从20计算出的
典型
on
和15 pF的负载电容。
在此期限之后，在网络连接第一个时钟脉冲。
设备必须在内部提供至少300 ns，以便SDA信号保持时间（相对于V
IH（分钟）
SCL信号），以对
桥接SCL下降沿的理解过程把网络定义的区域。
NXP B.V. 2008保留所有权利。
PCA9541_6
产品数据表
牧师06 - 2008年9月11日
32 43
