恩智浦半导体
PCA9541
2比1的余
2
C总线主调节器具有中断逻辑和复位
7.2引脚说明
表3中。
符号
引脚说明
针
SO16,
TSSOP16
INT0
SDA_MST0
SCL_MST0
RESET
SCL_MST1
SDA_MST1
INT1
V
SS
A0
A1
A2
A3
SCL_SLAVE
SDA_SLAVE
INT_IN
V
DD
[1]
描述
HVQFN16
15
16
1
2
3
4
5
6
[1]
7
8
9
10
11
12
13
14
低电平有效中断输出0 （外部上拉需要）
串行数据主0 （外部上拉需要）
串行时钟主0 （外部上拉需要）
低电平有效复位输入（外部上拉需要）
串行时钟主站1 （外部上拉需要）
串行数据主1 （外部上拉需要）
低电平有效中断输出1 （外部上拉需要）
供应地
地址输入0 （外部举行V
SS
或V
DD
)
地址输入1 （外部举行V
SS
或V
DD
)
地址输入2 （外部举行V
SS
或V
DD
)
地址输入3 （外部举行V
SS
或V
DD
)
串行时钟从站（外部上拉需要）
串行数据从设备（外部上拉需要）
低电平有效中断输入（外部上拉需要）
电源电压
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
HVQFN16封装芯片电源的接地连接两个V
SS
引脚和裸露焊盘中心。该
V
SS
引脚必须连接到电源地为器件正常工作。为了增强热，电，
和板级性能，暴露的焊盘必须焊接到使用相应的板
散热垫在黑板上，并进行适当的热传导通过板散热孔需
在印刷电路板中的热焊盘区域并入。
PCA9541_7
NXP B.V. 2009保留所有权利。
产品数据表
牧师07 - 2009年7月2日
6 41
