位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1858页 > AM186CC-25KC/W > AM186CC-25KC/W PDF资料 > AM186CC-25KC/W PDF资料1第16页
表4.信号说明（续）
信号名称
HLDA
复
信号（S）
{CLKSEL1}
类型描述
O
总线保持应答
被认定，以表明一个外部总线主机
该Am186CC控制器已经放弃了对本地总线的控制权。当一个
外部总线请求控制局部总线（通过发出HOLD ）时，
微控制器完成总线周期中，那么放弃控制
总线与外部总线主机通过发出HLDA和三，说明S2- S0 ，
AD15 - AD0 ， S6 ，以及A19 -A0 。下面也被三态并且具有
上拉： UCS ， LCS ， MCS3 - MCS0 ， PCS7 - PCS0 ，书房， RD ， WR ， BHE ， WHB ，
WLB和DT / R 。 ALE为三态，并具有下拉。
当外部总线主机使用本地总线已完成时，表示该
到Am186CC控制器通过拉高HOLD 。该控制器通过响应
取消断言HLDA 。
如果Am186CC控制器需要访问总线（例如，用于刷新） ，
控制器拉高HLDA外部总线主器件释放HOLD之前。
在外部总线主机必须能够以撤消AC HOLD和允许控制器
访问总线。参见第70页上的总线保持时序图。
HOLD
—
的STi
总线保持请求
表示向Am186CC控制器的外部总线
主站需要本地总线的控制。
该Am186CC控制器的HOLD延迟时间的HOLD之间的时间
要求和HOLD承认，是活动的，在出现的功能
收到HOLD请求时处理器。一个保持请求是仅次于
以DRAM刷新活动的优先权请求收到的请求
处理器。这意味着，如果接收到HOLD请求只是作为一个DMA传输
开始时， HOLD延迟可能是巨大的四总线周期。出现这种情况，如果
DMA字传输操作从奇地址发生一个奇怪的
地址。这是一个总的16个时钟周期或更多，如果等待状态是必需的。在
另外，如果锁定传输被执行时， HOLD延迟时间增大
通过该锁定传输的长度。 HOLD延迟也可能增加
由DRAM刷新。
电路板设计人员负责妥善终止HOLD输入。
欲了解更多信息，请参阅HLDA引脚说明。
RD
—
O
读选通
指示该Am186CC控制器正在执行的系统
内存或I / O读周期。 RD是保证之前不被断言
的地址到数据转换过程中处理和数据总线处于三态。 RD
在总线保持在三态有上拉或复位的条件。
总线周期状态位6 ：
吨时，这个信号被断言
1
–t
4
以指示DMA的
启动总线周期或一个刷新周期。在总线保持S6的三态和
三态与复位期间下拉。
同步就绪
表示向Am186CC控制器的寻址
存储器空间或I / O设备将完成的数据传送。该SRDY引脚接受
积极的高输入同步到CLKOUT 。
使用SRDY代替ARDY允许的，因为宽松的计时系统
消除需要在内部同步ARDY一个半时钟周期。
要始终断言就绪状态的微控制器，配合SRDY高。如果
系统不使用SRDY ，扎脚低，产生控制ARDY 。
S6
—
O
SRDY
[PIO35]
的STi
16
Am186 CC通信控制器数据表
本站由ICminer.com电子图书馆服务版权所有2003
