BD8132FV ， BD8139AEFV
技术说明
[BD8132FV]
●串行
通讯
该串行数据控制块包括一个寄存器，用来存储数据的锁存，CLK和SDIN引脚，和一个DAC电路的
接收该输出从该寄存器，并提供调整后的电压施加到其它集成电路块。
在IC的电源被激活时，复位功能操作以寄存器设定为预先设定的值。的第一比特为
测试仅使用并应该总是被设置为0的下一个位被用来选择OSC的模式。输入0选择一个值
内部频率模式，并使用80千赫的频率。输入值1选择外部频率模式。输入一个
从OSC引脚的外部时钟信号。
串行数据的控制框图
LATCH
CLK
SDIN
时钟控制
移位寄存器
d16
d15
d14
d13
d12
d10
d11
d9
d8
d7
d6
d5
d4
d3
d2
d1
1位
10位
5位
d0
1位
OUT0到OUTI
注册
地址
解码器
OSC
模式
TEST
模式
DAC
图。 21系列框图
（ 1 ）串行通信时序
从SDIN引脚的串行数据输入17位，使用该信号输入的上升沿到读入移位寄存器
CLK引脚。然后该数据被装载到使用输入到锁存引脚的信号的上升沿的DAC寄存器。
如果加载到移位寄存器中的数据，而锁存器引脚为低电平时由小于17位时，加载的数据是
丢弃。如果数据超过17位，最后17位被装载被视为有效。
串行通信时序
LATCH
CLK
SDIN
d0 d1 d2 d3 d4 d5 d6 d7 d8 d9
d10 d1
1
d12 d13 d14 d15 d16
图。 22串行通信时序图
（ 2）串行数据
下表说明了串行数据输入到SDIN引脚的格式。
第一次
→
d0
d1
d2
d3
d4
d5
d6
d7
d8
d9
d10
0
X
注册地址
注册
寄存器0
注册1
注册2
寄存器3
注册4
注册5
注册6
注册7
注册8
注册9
寄存器A
寄存器B
寄存器C
寄存器D
注册ê
寄存器F
寄存器G
寄存器H
我注册
地址
d4
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
d11
d12
数据
d13
d14
←最后
d15 d16
d2
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
d3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
d5
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
d6
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
行为时，数据量增加
V0电压值增加
V1电压值增加
V2的电压值增加
V3的电压值增加
V4的电压值增加
V5的电压值增加
V6的电压值增加
V7的电压值增加
V8的电压值增加
V9电压值增加
VA电压值增加
VB电压值增加
VC电压值增加
VD的电压值增加
VE电压值增加
VF电压值增加
VG电压值增加
VH电压值增加
VCOM电压值增加
预设值
d7
to
d16
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
00000
www.rohm.com
2009 ROHM有限公司保留所有权利。
9/20
2009.07 - Rev.B的
